Synopsys专家级IP研讨会

March 24, 2008

Synopsys邀请您参加“专家级IP 研讨会”中国巡展,了解Synopsys DesignWare® IP系列的最新功能将如何帮助您缩短高性能片上系统(SoC)的上市时间。期间将为您展示备受中国客户青睐的接口IP。此外,研讨会还将通过案例分析,详 细描述IP在数字电视和手机电视中的具体应用。

我们特别邀请了业界的IP专家和来自Synopsys的IP专家共同探讨IP在推动中国SoC行业方面的重要意义。

新思携手香港科技园公司推创新EDA和IP服务

March 6, 2008


2008229,北京——作为全 球领先的半导体设计和制造软件及知识产权(IP)供应商,Synopsys(Nasdaq:SNPS)宣布近日已与香港科技园公司达成合作框架协议,香港 科技园公司将采用Synopsys最先进的设计、验证流程和全套IP,为位于香港的设计团队服务。这一合作不仅是双方长期EDA战略合作新的里程碑,将进 一步提升香港科技园公司EDA服务的水平,同时,这一合作使香港科技园公司成为世界上唯一一家拥有独立IP集成中心、并提供MPWIP(Multi Project Wafer)业务的孵化中心。

IP MPW业务,即客户在做产品样片的时候,可以用相当于市场几分之一的价格把IP做到样片里,然后投片并进行测试。当客户认可了,才用批量价格购买IP并量 产。这样,通过香港科技园的独立IP集成中心和MPWIP业务,最终用户在香港科技园公司内、用较低的价格就能采用世界最先进的IP模块。

香港科技园公司企业拓展及科技支援副总裁张树荣先生说:“通过与Synopsys公司的战略合作,香港的IC设计平台将提升到新的高度。香港科 技园公司将可以向香港、内地以及世界各地需要在香港建立设计团队的公司提供最先进的EDA工具,以及全范围完整种类的、世界领先的IP。更重要的是,基于 香港完善的知识产权保护机制,Synopsys和香港科技园公司共同开创了一个可以使中小型IC设计公司大大降低开发成本并且提高成功机会的新的业务和支 持模式。我们相信,这一合作将提升香港科技园公司集成电路设计/开发支援中心在行业内的竞争力和重要地位,更好地为客户服务。”

Synopsys中国区董事总经理潘建岳说;“Synopsys公司和香港科技园公司是长期战略性EDA合作伙伴。我们很高兴能够支持香港科技 园公司为中国南方中小集成电路设计公司提供优质创新的服务,满足他们特殊的需求。Synopsys将通过香港科技园公司平台持续为最终用户提供IC设计/ 验证和IP集成强有力的技术支援。”

关于香港科技园公司

香港科技园公司 (香港科技园) 乃香港特别行政区政府成立之法定机构。

香港科技园提供优质基建及支援设施,以促进创新及科技发展,其中包括以市场为重点的实验室服务,从而加强香港工业和服务界的竞争力;为新成立的 科技及设计公司提供拥有全面支援服务的“科技创业培育计划”和“设计创业培育计划”及透过举办顾问、培训及研究计划,以加强业界与大学/应用研究机构的合作。

香港科技园为高科技公司提供先进的设备和支援服务,包括集成电路设计中心、集成电路开发支援中心、材料分析实验室、光电子开发支援中心、无线通 讯测试中心及知识产权服务中心。香港科技园提供一站式的集成电路开发服务,包括由设计至生产的整个过程,并由一班加起来拥有逾五百年経验的工程师作技朮支 援,十分专业。

新思科技发布Eclypse低功耗解决方案

March 6, 2008

新思科技发布Eclypse低功耗解决方案

业界最全面、有效的一套工具、IP、方法和服务方案,
推动先进低功耗设计技术的广泛应用

2008228,美国加州MOUNTAIN VIEW—— 作为全球领先的半导体设计和制造软件及知识产权(IP)供应商,新思科技(Synopsys,Nasdaq: SNPS)本周发布了Synopsys Eclypse™低功耗解决方案。它被证明是业界最全面的、行之有效的系统级解决方案,包含验证、执行和sign-off等工具,以及低功耗芯片开发 IP、方法和服务方案。

Eclypse解决方案整合了Synopsys公司的多项产品和服务,使之成为一项精简的、易于使用、并涵盖设计过程每一阶段的低功耗工作流 程。 因此, Eclypse解决方案将使设计团队能够采用最先进的低功耗技术,大幅提高效率,降低风险,并最终得到高质量的芯片,从而实现并超越功耗、尺寸、速度和产 量等方面的目标。为了让顾客更好了解Eclypse解决方案的特性和优势,Synopsys将在世界各地举办一系列的低功耗技术研讨会。

先进的低功耗设计技术,如MTCMOS功耗门控、多电压、以及动态电压和频率缩放(dvfs ),将使工程师的芯片设计和验证发生较大转变。这些技术能够显著降低深亚微米级芯片的功耗,还能够满足传统上对突发情况、开发速度、风险及手工核查与实施 等方面的要求。可以说,Eclypse低功耗解决方案结合了广泛的先进技术、方法、标准和自动化。

基于在低功耗设计领域十年以上的领导地位,Eclypse低功耗解决方案提供了若干新颖、先进的低功耗技术。设计者可以利用增强的时钟门控和低 功耗时钟树综合,在为低功耗而优化时钟结构的同时,兼顾时钟抖动和时序等目标。先进的多阈值漏电流优化利用选项限制了Vt的比例,提供独立于设计处理的最 佳漏电流功耗优化。电源开关插入和优化的增强型自动化功能,使电压降和面积限制能够用于功耗规划和假设分析。

Eclypse解决方案支持业界标准的统一功耗格式( UPF )语言,可以用于满足低功耗设计需求。包括以下满足UPF的工具:Discovery™验证平台的关键部件MVRC™以及VCS® with MVSIM™;Galaxy™ 设计平台的关键部件Design Compiler®、Power Compiler™、IC Compiler™、DFT MAX™、Formality®,和PrimeTime®。为达到低功耗设计,该解决方案额外附加的工具包括:Innovator™、HSPICE®、 HSIM®、NanoSim®、TetraMAX®和PrimeRail™,以及DesignWare®IP与新思科技的专业服务。该Eclypse解决 方案支持开源方法学,包括那些由Synopsys和ARM共同撰写的《低功耗方法学手册》( LPMM )中所载的内容。

“ARM公司一直位于发展低功耗电子产品的前沿。我们与新思科技开创性的合作促进了电源管理技术的发展,提高了IP、工具和方法的总体水平,从 而帮助主流设计师们能够实现他们的目标。”ARM公司设计技术总监John Goodenough说:“结合了ARM物理层面和处理器端IP体系,新思科技的Eclypse低功耗解决方案可有效地降低消费产品的功耗。这些已由《低 功耗方法学手册》中无数的硅技术产品所证实。”

瑞萨科技公司设计技术部总经理Hisaharu Miwa说:“在多达20个电源域的复杂设计过程中,我们运用新思科技的具有多电压协同验证功能的(MVSIM)VCS仿真器低功耗验证解决方案取得了巨 大的成功。我们发现,具有MVSIM功能的VCS仿真器的独特魅力在于能识别出其他方案不能查出的电源管理漏洞,而且使验证步骤增快了5至10倍的周期。 我们已把它整合进了我们的低功耗验证流程!同时,由于具有MVSIM功能的VCS仿真器是Eclypse解决方案的一部分,可以更好地与新思科技其它功耗 管控产品进行协同,从而更好地为我们所用。”

新思科技方案市场营销副总裁George Zafiropoulos说:“ Eclypse低功耗解决方案已经经过验证,是经过多年持续努力、为低功耗芯片设计领域创造出的业界最全面的硅基解决方案。通过Eclypse,新思科技 将旗下的低功耗开发工具、IP、方法以及服务整合起来,成为这一套易于使用的解决方案,使设计团队能够更加迅速、自信地采用最先进的低功耗技术。”

Eclypse低功耗系列研讨会<

新思科技将举办一系列Eclypse低功耗研讨会,以帮助芯片开发团队了解并采用最新先进的低功耗设计技术——Eclypse解决方案。ARM公司 也将参加此次研讨会。研讨会将包括Eclypse解决方案概述和自动低功耗设计流程关键要素的详解。新思科技是ARM联合体成员。

新思科技与中芯国际携手推出

March 6, 2008

新思科技与中芯国际携手推出
增强型90纳米参考流程,以降低集成电路的设计和测试成本
最新推出的设计流程简化了低功耗片上系统(SOC)的开发和测试过程
2008227-美国加州芒廷维尤和中国上海- -为全球半导体设计和制造提供软件和知识产权的主导企业新思科技(Nasdaq:SNPS)和世界领先的集成电路芯片代工公司之一中芯国际集成电路制造有 限公司(“SMIC”,纽约证券交易所:SMI,香港联合交易所: 0981)今日宣布,共同推出一个支持层次化设计及多电压设计的增强型90纳米RTL-to-GDSII参考设计流程。该流程受益于当前最先进的逻辑综 合、可测性设计(DFT)和可制造性设计(DFM)技术,其主要特性包括:Design CompilerTM Ultra产品的拓扑综合(topographical synthesis)技术、DFT MAX产品的扫描压缩技术以及IC Compiler 布局与布线(place-and-route)产品的可制造性设计(DFM)特性。这些技术的完美融合有助于降低片上系统(SoCs)的实施和测试成本。
中芯国际设计服务资深院士Paul Ouyang表示:“为了增强我们的90纳米参考流程,我们与新思科技进行了紧密合作。最新的设计迭代过程建立在上述流程的低功耗、DFT和DFM特性的 基础之上。新的流程可以减少综合迭代次数并降低测试成本,让我们的客户能够大幅度降低成本和设计风险。”
增强型参考设计流程3.2版以中芯国际的90纳米工艺和新思科技的Pilot设计环境为基础,目前已使用专为中芯国际90纳米工艺开发的ARM ®低功耗设计套件在新思科技的Galaxy™设计平台上进行了验证。该参考流程采用了Design Compiler Ultra 的拓扑综合(topographical synthesis)技术,该技术在综合阶段就可以精确预测布局后的时序、功耗和面积,从而减少逻辑综合和布局之间的迭代设计时间。用于低功耗设计的高级 功能包括电平转换器(Level shifter)和隔离单元(Isolation Cell)的插入和布局优化、多电压区域的创建、多电源网络的自动综合以及理解多电压区域的时钟树综合。为减少静态漏电,该设计流程采用了电源闸控 (Power Gating)技术,可关闭处于工作状态的芯片区域的电源。DFT MAX则用以生成扫描压缩电路,通过减少生产测试所需的数据量和时间来充分降低测试成本。该工具还减少了跨电压域的扫描链连接的数量,从而缩减了电位转换 器(Level Shifter)或隔离单元(Isolation Cell)的数量来减少DFT对芯片面积的影响。
该参考流程还采用了IC Compiler中的关键区域分析(CAA)技术来确定随机颗粒缺陷对成品率的影响。通过采用CAA,设计人员可以识别出成品率损失较大的电路结构,并在 生产前采取纠正措施。该流程中的其它DFM功能包括连线过孔的优化以及插入填充去耦单元(filler cell and filler cap)。
新思科技战略市场发展副总裁Rich Goldman表示:“与中芯国际的长期合作使我们能够通过增强参考流程满足客户对DFT、DFM和功率管理的不断变化的需求。与中芯国际的共同努力使我 们能够向我们共同的客户提供满足他们所需的先进工具和技术,从而实现首次即成功的芯片设计。”