Eclypse低功耗解决方案专题讲座
February 26, 2009
- UPF和低功耗后端流程
本次为期一天的专题讲座将介绍统一功耗设计描述语言(UPF)，以及如何在采用了先进低功耗设计技术的设计方案进行物理实现时运用UPF。
本次讲座内容包括使用UPF来确定功率设计意图，如何在floorplan时考虑多电压和断电模式，自动完成电源网络的综合和分析，单元的布局，时钟树综合以及全芯片的布线，以及Sign-off分析的方法。Sign-off分析包括了并发时序和功率分析以及最终门电路静态校验。
本次专题讲座将包括一些实际动手的试验，帮助大家在Synopsys后端工具IC Compiler中使用UPF完成一个真正low power的设计。
具体的时间安排如下：
|
Schedule
|
Title
|
|
09:30 – 10:45
|
Overview, Intro to UPF and Methodology |
|
10:45 – 11:15
|
Backend Design Initialization |
|
11:15 – 11:30
|
Break |
|
11:30 – 12:30
|
PNS/PNA |
|
12:30 – 13:30
|
Lab & Lunch |
|
13:30 – 14:30
|
Placement, CTS, and Routing |
|
14:30 – 15:00
|
Lab |
|
15:00 – 16:00
|
Signoff STA, Power, and Static Checking |
|
16:00 – 17:00
|
Lab |
目标听众：应用先进低功耗设计技术进行后端物理实现以及Sign-off的设计、验证及负责CAD的技术经理或工程师。
| 北京办事处 | 上海办事处 | |
| 2009年3月11日 9:30am-5:00pm |
2009年3月9日 9:30am-5:00pm |
|
| 报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711 |
联系人：仲蔚 |
Synopsys开创快速原型新时代
February 10, 2009
扩展型硬件辅助验证平台解决嵌入式软件开发和系统验证的经济学问题
美国加利福尼亚州MOUNTAIN VIEW ，2009年2月9日—全球领先半导体设计和制造软件及IP供应商Synopsys公司（纳斯达克股票代码：SNPS），今天宣布推出其扩展型Confirma™快速原型平台。通过引入最近收购的CHIPit®各种产品、工具和技术，简化了快速原型构建的实施和部署工作，确保用户可以更快地开始硬件辅助系统验证和嵌入式软件开发。再辅之以HAPS高性能原型硬件，扩展型Confirma平台现可同时提供软件可配置架构和基于事务的协同验证能力。Confirma平台结合了经过验证的原型方法、IP、服务、硬件和软件，对于多种原型应用来说都是一个全面的解决方案。Synopsys现在可提供最全面的软件到芯片（Software-to-Silicon）验证解决方案，包括快速原型、虚拟平台、功能验证和模拟/混合信号电路仿真，解决了片上系统（SoC）验证过程中的关键挑战。
“越来越复杂的SoC、越来越多的嵌入式软件和高成本的仿真，已经催生出系统设计和验证的新方法。” Synopsys公司副总裁和Synplicity业务部门总经理Gary Meyers说：“建立属于自己的原型板，虽然已广泛使用了很多年，但是对客户来讲已变得越来越难以设计、制造和实施。我们的Confirma平台是技术领先的快速原型系统，代表了新的全面硬件辅助验证时代，确保了开发团队可以协同验证，并更加经济地交付其复杂的芯片和软件。”
“快速原型如何帮助我们呢？最关键的好处是使我们几乎一直能够在收到硅片后一到两天内就搭好系统并实现运行。”Atheros公司工程副总裁Rick Bahr说。
硬件辅助验证的经济学分析
日益复杂的芯片设计和软件内容，增加了嵌入式软件开发和系统验证的成本。类似于“大盒子”仿真系统这样的传统方法，对于嵌入式软件开发者及验证团队而言，在进行广泛部署时过于昂贵和缓慢。客户定制的基于FPGA的各种原型可以解决这些问题，但是实施和调试起来却都很困难、耗时和昂贵。Confirma快速原型平台帮助解决了这些与传统方法相关的问题，并且把所有的关键组件集合在了一个完整的、可负担得起的解决方案之中，确保了更多的设计团队可充分利用硬件辅助验证的好处。
“Synopsys的硬件辅助验证策略，重点集中在充分利用性能与容量不断增长的FPGA，并配之以领先的实现工具，使其成为业界领先的硬件辅助验证解决方案供应商，”市场调研公司Gary Smith EDA创始人兼首席分析师Gary Smith说：“嵌入式软件开发对于SoC设计人员来讲是一个巨大的挑战，但扩展性Confirma平台是解决方案的一个重要部分。”
扩展型Confirma平台
扩展型Confirma平台是用来实现快速原型的一套完整的产品组合，包括基于FPGA的原型系统和电路板、接口和存储器板，以及实施和调试用软件。Confirma平台提供了迅速实现一项快速原型所需要的所有元素。
硬件平台：
• CHIPit系列快速原型系统带有一个可实现更大自动化的可编程互联架构，并提供了专为基于事务的验证而优化的类仿真能力。
• HAPS™系列快速原型板为系统验证和嵌入式软件开发提供了较高的性能。
• 集中了广泛的高速接口和扩展板，确保了各种原型可以被很轻松地定制，并涵盖了一个广泛的应用范围。
软件工具：
• CHIPit Manager Pro原型配置和项目管理软件
• 与SCE-MI（标准协同仿真建模接口）兼容的基于事务的协同验证接口
• Certify®多FPGA实现和分区软件
• Identify® Pro调试软件，带有TotalRecall™可视度增强技术
• Synplify® Premier——技术领先的FPGA物理综合工具
作为产品供应之补充是一系列广泛的服务、培训和支持选项，从一周的培训课程到全方位的turn-key服务，以及为Synopsys分布在世界各地的硬件和软件设计团队提供的全球支持。
一套全面软件到芯片验证解决方案（Comprehensive Software-to-Silicon Verification Solution）的一部分
Confirma快速原型平台是Synopsys的软件到芯片验证解决方案的一部份，为复杂的片上系统开发，提供一套业界最全面的、行之有效的嵌入式软件开发、系统验证、功能验证和电路仿真软件、硬件、知识产权、方法和服务。新的解决方案级集成，包括在Synopsys的Confirma平台和VCS®高性能模拟器之间的协同仿真和调试，并支持Confirma快速原型中的可综合DesignWare® IP。这套Confirma产品还集成了基于虚拟平台的Innovator，为嵌入式软件的开发和验证确保了一个混合虚拟/物理原型环境。
快速原型研讨会和专题技术研究交流活动
Synopsys计划从2009年2月份起，启动一系列的基于快速原型培训的半天管理研讨会和全天实践性专题技术研究交流活动。更多信息和请注册登陆网站http://www.synopsys.com/company/pages/Events.aspx.
关于Synopsys
Synopsys有限公司（纳斯达克股票代码：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计和制造的软件、知识产权（IP）和服务。Synopsys的全面解决方案将其在实施、验证、IP、制造和现场可编程门阵列（FPGA）等方面的产品组合集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、软件到芯片（software-to-silicon）验证以及实现时间。这些技术领先的解决方案帮助Synopsys的客户建立了一个竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的Mountain View，并且在北美、欧洲、日本、亚洲和印度拥有60多家办事处。如需获得更多信息，请登陆http://www.synopsys.com。
——————————————————————————————-
Synopsys, Certify, CHIPit, Confirma, DesignWare, HAPS, Identify, Synplify, TotalRecall, and VCS are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
自动快速原型-为你的ASIC项目降低成本、提升竞争力
February 4, 2009
参加人员
开发复杂ASIC的半导体或系统公司的工程经理们
内容
为时半天的研讨会将探讨ASIC硬件和软件开发经理们目前所面临的经济方面的、技术方面的诸多挑战，也将研讨新思科技所提供的解决方案。新思科技的专家将着重介绍新型自动快速原型系统如何帮助您降低成本并快速完成系统验证和软件开发，同时还将探讨未来快速原型的方向。其后是本地一位芯片开发经理的演讲，演示其在最近一个项目中采用自动快速原型的情况。最后是问答和自由交流时间。
日程安排
|
1:30-:200
|
Q&A, Lucky Draw | |
|
2:00-2:45
|
Introduction: The Economic & Technical Challenges of ASIC HW/SW Verification and Overview of Synopsys’ Software to Silicon Verification Solution | |
|
2:45-3:30
|
Confirma Introduction: Reducing Costs and Improving Schedules for ASIC HW/SW Verification with Automated Rapid Prototyping | |
|
3:30-4:15
|
Synopsys Technology Outlook: Evolving Software/System Validation Challenges and Solutions | |
|
4:15-5:00
|
Customer Keynote: Case study of rapid prototyping for ASIC HW/SW validation | |
|
5:00-5:15
|
Q&A, Lucky Draw | |
联系方式
北京地区
2009年2月9日(星期一)
1:30 pm – 5:30 pm
北京丽亭华苑酒店 ( 北京海淀区知春路25号)
联系人：张慧敏小姐
邮件：hmzhang@synopsys.com
电话：010-59860653
传真：010-59860610
上海地区
2009年2月10日(星期二)
1:30 pm – 5:30 pm
上海龙之梦万丽酒店 (上海长宁路1018号10楼)
联系人：仲蔚小姐
邮件：weiz@synopsys.com
电话：021-23072297
传真：021-52414564
Insight China
-
SNUG
-
White Pager
-
Good Chip Series
