Synopsys宣布提供经中芯国际65nm低漏电工艺芯片验证的DesignWare数据转换器IP
April 26, 2011
高性能、低功耗数据转换器IP系列为无线通信和数字电视SoC减轻集成难度并降低风险
加利福尼亚州山景城，2011年4月21日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司所提供经芯片生产验证的DesignWareTM数据转换器IP，已被应用于中芯国际广受欢迎的65纳米低漏电（Low Leakage）工艺技术。这可帮助设计工程师更有效地提升其芯片的功率，并在集成设计上达事半功倍之效。Synopsys是第一家提供全面的高性能数据转换器IP解决方案产品组合的IP供应商。这些解决方案由高密度、低漏电工艺技术下的模/数转换器（ADC）和数/模转换器（DAC）组成。该DesignWare数据转换器IP定位于由电池供电的宽带无线通信(WiFi802.11n、LTE和WiMAX)和各种数字电视接收(CMMB和DVB)应用。
“Synopsys的芯片验证DesignWare数据转换器IP和中芯国际的低漏电65nm工艺技术的结合，可确保我们的共同客户满足各种特定应用的要求并允许他们在SoC上集成更先进的功能。”中芯国际高级副总裁和首席商务官季克非说：“Synopsys凭借其在宽带无线通信和数字电视方面突出的应用专长，成为了一个可信赖的IP供应商和高价值的合作伙伴。随着中芯国际业务的不断扩展，我们期待着进一步扩展与Synopsys的协作关系，以满足我们共同客户不断增长的要求。”
用于中芯国际65nm 低漏电工艺的全新DesignWare数据转换器IP解决方案，由一整套用于宽带无线通信的低功耗、紧凑型ADC和DAC产品组成，这其中包括用于接收和发送通道的高速ADC和数DAC，以及针对各种通用应用的非常高效的辅助转换器，包括：
• 10位80 MSPS 双通道ADC
• 10/8位2 MSPS SAR型 ADC，带有差分8：1输入多路模拟开关
• 12位 160 MSPS 电流导引型IQDAC
• 11位 20 MSPS 通用型 DAC
这些IP产品提供了一种高度灵活的模拟接口，它可简化数字SoC与RFIC或其他收发器之间的连接，从而消除了对外部元器件的需求。这些组件可帮助设计师们降低硅片成本，并大幅度简化了将IP集成到SoC上的过程。
“通过与中芯国际的紧密合作，我们推出了用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP。我们持续不断地为设计师们提供其所需的、优化的IP，以在所需的各种代工工艺上实现其特定应用。”Synopsys IP和系统高级营销副总裁John Koeter说：“带有我们数据转换器IP的设计能一次性投片成功，表明了Synopsys设计和验证工艺的稳定可靠以及各种架构的可扩展性，从而可确保设计师们通过采用先进的工艺技术来降低他们的集成风险并满足上市时间表的需求。”
供货
现在已可提供用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP，也可提供用于各种领先技术工艺的180到40nm的DesignWare数据转换器IP。更多有关DesignWare数据转换器IP的信息，请登陆：http://www.synopsys.com/dataconverter。
Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议、包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库、嵌入式测试和修复IP、音频后期处理软件和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemC事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆http://www.synopsys.com/designware. 或者在Twitter（http://twitter.com/designware_ip.）上关注我们。
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.come。
Synopsys和DesignWare是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。
关于中芯国际
中芯国际集成电路制造有限公司(“中芯国际”， 纽约证交所股票代码：SMI，香港联合交易所股票代码：981)，是世界领先的集成电路晶圆代工企业之一，也是中国内地规模最大、技术最先进的集成电路晶圆代工企业。中芯国际向全球客户提供0.35微米到45/40纳米晶圆代工与技术服务。中芯国际总部位于上海，在上海建有一座300mm 晶圆厂和三座200mm 晶圆厂。在北京建有两座300mm 晶圆厂，在天津建有一座200mm 晶圆厂，在深圳有一座200mm 晶圆厂在兴建中。中芯国际还在美国、欧洲、日本提供客户服务和设立营销办事处，同时在香港设立了代表处。此外，中芯国际代武汉新芯集成电路制造有限公司经营管理一座300mm 晶圆厂。
详细信息请参考中芯国际网站 www.smics.com。
安全港声明
（根据1995 私人有价证券诉讼改革法案）本次新闻发布可能载有（除历史资料外）依据1995 美国私人有价证券诉讼改革法案的“安全港”条文所界定的“前瞻性陈述”。该等前瞻性陈述的声明乃根据中芯对未来事件的现行假设、期望及预测而作出。中芯使用“相信”、“预期”、“打算”、“估计”、“期望”、“预测”或类似的用语来标识前瞻性陈述，尽管并非所有前瞻性声明都包含这些用语。这些前瞻性声明涉及可能导致中芯实际表现、财务状况和经营业绩与这些前瞻性声明所表明的意见产生重大差异的已知和未知的重大风险、不确定因素和其他因素，当前全球金融危机的相关风险、未决诉讼的颁令或判决，和终端市场的财政稳定。投资者应考虑中芯呈交予美国证券交易委员会（“证交会”）的文件资料，包括其于二零一零年六月二十九日以20-F 表格形式呈交给证交会的年报，特别是在“风险因素”和“管理层对财务状况和经营业绩的讨论与分析”部分，并中芯不时向证交会(包括以 6-K 表格形式)，或联交所呈交的其他文件。其它未知或不可预测的因素也可能对中芯的未来结果，业绩或成就产生重大不利影响。鉴于这些风险，不确定性，假设及因素本次新闻发布中讨论的前瞻性事件可能不会发生。请阁下审慎不要过分依赖这些前瞻性声明，因其只于声明当日有效，如果没有标明声明的日期，就截至本新闻发布之日。除法律有所规定以外，中芯概不负责因新资料、未来事件或其他原因引起的任何情况，亦不拟更新任何前瞻性陈述。
欲知详情，请联系：
中文媒体
林学恒
电话：+86-21-3861-0000 转12349
电邮：Peter_LHH@smics.com
英文媒体
Mr. Ambrose Gano
电话：+86-21-3861-0000 x16394
电邮：Ambrose_Gano@smics.com
消息来源 中芯国际
林学恒
电话：+86-21-3861-0000 转12349
电邮：Peter_LHH@smics.com
Mr. Ambrose Gano
电话：+86-21-3861-0000 x16394
电邮：Ambrose_Gano@smics.com
Synopsys宣布其HAPS-600基于高容量FPGA的原型验证解决方案进入市场
April 26, 2011
HAPS-600系列以高达8100万ASIC门的容量为各种基于FPGA的更大型的原型验证项目提供高灵活性和可扩展性
加利福尼亚州山景城，2011年3月18日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布推出HAPS®-600 系列，这是其HAPS系列基于现场可编程门阵列（FPGA）原型验证系统中容量最高的一款产品。HAPS-600系列将基于FPGA的原型验证系统容量扩展到高达相当于8100万ASIC门，从而确保了各种更大SoC项目的早期软件开发。与HAPS-60系列产品相似，HAPS-600系列基于Xilinx 的Virtex®-6 LX760 FPGA器件，可提供高达200MHz的性能。
HAPS系列提供了一种集成化和可扩展的硬件加软件解决方案，硬件和软件设计团队可通过这种解决方案进行软件开发和验证SoC硬件，从而确保在流片之前进行硬件/软件集成。通过HAPS-600系列的高度自动化软件流程，设计师们能够缩短初始周转时间和减少随后的重复工作。该软件流程采用Synopsys获得专利的可编程开关布线技术，涵盖了从ASIC RTL编码到基于FPGA原型验证的各个过程。
“Lantiq长期使用Synopsys基于FPGA的原型验证解决方案。我们现在采用HAPS-600系列，因为它提供了更高的容量、高性能和灵活的系统板布局。硬件和软件组件的全面集成，以及Synopsys卓越的客户支持，使我们能够快速地将我们的首个ASIC设计映射到系统上。我们能够在很短的时间内为我们的系统开发团队提供一个可工作的原型。”Lantiq公司中央研发总监Alexander Haggenmiller说：“HAPS-600系统使我们在项目阶段的极早期就能开始软件开发和系统集成。通过这些原型系统，我们将能够更快地完成我们即将推出的复杂的SoC项目。”
与HAPS-60系列一样，HAPS-600系列还包括本地集成的通用多源总线(UMRBus)，其协同仿真功能可使用户简化系统生成。采用SCE-MI 2.0基于事务的验证方法，UMRBus还加速了系统级验证，并可链接到Synopsys虚拟原型解决方案。此外，HAPS-600提供了增强的设计可视性，从而缩短了调试时间，同时还提供了远程原型管理来为分布在全球的团队提升了生产力。设计团队还受益于HAPS-600系列所支持的Synopsys DesignWare® IP， 这可确保设计中使用的同样IP代码也适用于基于FPGA的原型系统中。
“HAPS-600系列能够提供更大型SoC设计所需要的容量、灵活性、速度和简便易用的开发工具，从而能实现更彻底的系统验证和更早期的软件开发。”Synopsys解决方案事业部营销副总裁John Koeter说：“Lantiq 在为网络和数字家庭市场开发复杂SoC方面的成功，需要经过验证的技术和HAPS所提供的将高性能、高容量硬件和全面软件工具流集于一体的最佳组合。”
供货
HAPS-600系列现在即可供货。更多信息，请登陆www.synopsys.com/haps600。Synopsys在于2011年3月1-2日在加利福尼亚州圣何塞市举办的DVCon 2011 大会上展示了HAPS-600系统。
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。
——————————————————————————————-
Synopsys, DesignWare, HAPS are registered trademarks of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
Synopsys推出用于早期RTL探测的DC Explorer
April 26, 2011
通过容忍不完整数据的早期探测加速了设计实现进程解决方案
加利福尼亚州山景城，2011年4月6日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：其Galaxy™设计实现平台上又增加最新的工具DC Explorer，以显著加快高质量设计数据的开发速度。为了满足当前那些大规模集成的、拥有数百万实例的、“千兆级”的设计所面临的极具挑战性的进度要求，工程师们需要一种RTL探测解决方案，以确保他们能快速而高效地对不同的设计配置进行假设分析—甚至在设计数据完成之前就可进行 — 同时为实现流程创建一个更好的起始点。DC Explorer通过提供快出5倍的运行时间，以及与DC Ultra™ RTL综合10%的时序和面积关联度来解决了这个挑战。它也容忍不完整的设计数据，因此在设计流程的很早期就能指导高质量的RTL和约束条件开发，从而确保了一个高度融合的设计流程。不久前，在加利福尼亚圣何塞举行的Synopsys 用户大会 (SNUG™)上，用户们已概况介绍了DC Explorer在提升生产效率所带来的各种新的好处。
“在设计开发早期阶段的提升生产效率能够显著加速我们的IC实现流程。”意法半导体中央CAD和设计解决方案机构数字解决方案和先导项目组副经理Giancarlo Sada说：“我们在多个设计的不同开发阶段运行了DC Explorer，并见证了至少快出4倍的运行时间和与DC Ultra10%的关联度。这将使我们的设计师在流程的早期就能有效地评估各种不同的实现方案，调整设计数据，并创建一个高度融合和更快速的设计流程。”
在当前的庞大而复杂IC的早期RTL设计开发阶段，设计数据有多个来源，并且一致性和完整性程度各有不同。工程师们缺少一种快速而有效的方式来试探和完善数据、修复设计问题和为RTL综合创建一个更好的起始点，进而形成一个高度融合的实现流程。DC Explorer为设计师们提供了他们所需要的RTL探测功能，帮助他们在实现之前就能有效地识别潜在的设计问题和需改进之处。另外，当输入RTL、约束条件和现有的库模型不完整时，DC Explorer就会生成一个关于哪些需要完成和修复的综合报告，从而加速了设计创建过程。最后，DC Explorer与Design Compiler® RTL综合器语句兼容，这使得它非常容易使用，并能很容易地部署到现有的客户流程中。
“Synopsys不断致力于帮助我们的客户提高其生产能力和为他们的千兆级系统级芯片器件缩短设计周期。”Synopsys高级副总裁和实现方案事业部总经理Antun Domic说：“DC Explorer为IC设计师们提供了另一个重要的产能提升工具，使他们能够在设计流程的很早期就能执行RTL探测，从而提升了设计数据的质量和显著加速了设计进程。”
供货
DC Explorer现只针对有限的客户供货
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。
——————————————————————————————-
Synopsys, Galaxy, Design Compiler and DC Ultra are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
Synopsys和华虹NEC合作推出低功耗参考流程3.0
April 26, 2011
中国上海，2011年4月25日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS），以及中国大陆领先的IC代工服务供应商上海华虹NEC电子有限公司（HHNEC）今日宣布：即日起推出130纳米参考流程版本3.0。该参考流程是Synopsys和华虹NEC共同合作的结晶，它将Synopsys Eclypse™ 低功耗解决方案加入到之前为设计师所提供的各种参考流程之中。 设计师们可直接进入到一条通往华虹NEC的130nm硅工艺的优化路径，从而确保他们满足其项目和成本要求。
参考流程3.0具有Synopsys Galaxy™实施平台和Discovery™验证平台的实施和验证功能，可确保工程师部署各种先进的低功耗技术。参考流程3.0增加的功能包括：用于低功耗等效性验证的Synopsys Formality™解决方案、用于静态规则检验的MVRC、用于功率优化的Power Compiler™，以及用于多电压仿真的带有MVSIM仿真器的VCS™。
采用华虹NEC内部开发的单元库、SRAM和130nm IO库对该参考设计流程进行了验证。华虹NEC的一个低功耗完整单元库现在可供客户使用，用于验证参考流程的测试芯片采用了多电源和多电压设计。
“华虹NEC的130nm逻辑工艺需要一种能够应对漏电功率的流程，以满足客户对各种高功效设计的需求。”华虹NEC的设计服务总监Wang Nan说：“我们与Synopsys紧密合作为我们的共同客户提供解决方案，以确保他们能够充分利用Synopsys的低功耗设计强项和我们的制造专长。”
“Synopsys与我们的半导体代工伙伴密切合作，确保我们的共同客户加速从设计到制造的过程。”Synopsys企业营销和战略联盟副总裁Rich Goldman说：“我们与华虹NEC合作，为工程师团队提供了一种经过验证的参考流程。该参考流程面向华虹NEC 130nm工艺技术和利用Synopsys低功耗实施和验证技术，推动了工程师们的系统级芯片设计。”
可用性
华虹NEC现在即可提供HHNEC-Synopsys参考流程3.0。更多信息，敬请联系您的华虹NEC客户经理
关于华虹NEC
上海华虹NEC电子有限公司成立于1997年6月，是中国大陆第一家8英寸半导体制造厂商，并且已成为世界领先的纯晶圆代工厂商之一，为全球客户提供增值型代工服务。公司在中国大陆拥有两条8英寸代工生产线，并且都在以每月9万片的总产能进行大规模生产。华虹NEC的总部位于中国上海，同时将销售和技术支持扩展到台湾地区、日本、北美和欧洲。
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。
——————————————————————————————-
Synopsys, Eclypse, Formality, Power Compiler, Galaxy and VCS are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
Synopsys和Xilinx合作出版业界首本基于FPGA的SoC设计原型方法手册
April 26, 2011
手册记录了为原型设计的最佳方法
加利福尼亚州山景城和圣何塞，2011年3月18日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）和可编程逻辑行业领导者Xilinx公司（纳斯达克股票市场代码：XLNX），日前宣布推出《基于FPGA的原型方法手册》一书（FPMM），这是一本以FPGA为平台进行系统级芯片（SoC）开发的实用指南。这本手册凝结了来自BBC研发、Design of System on Silicon S.A. (DS2) 、飞思卡尔半导体、LSI、NVIDIA、意法半导体和德州仪器公司工程师团队的宝贵设计和验证专业知识，他们已经成功地采用基于FPGA的原型技术来加速复杂 ASIC和SoC开发项目。
To view the multimedia news release, please go to:http://www.synopsys.com/Company/PressRoom/Pages/FPMMNR.aspx .
该手册涵盖了基于FPGA原型开发的所有方面，包括了解原型技术的挑战和好处、在FPGA上实施SoC设计，以及最后用于软件和硬件验证。Synopsys 和Xilinx希望FPMM能够成为基于FPGA原型的在线互动社区的推动者，该社区网址为http://www.synopsys.com/fpmm ，在该社区原型工程师们能够提交挑战和交换最好的实践经验。
FPMM的作者为来自Synopsys的Doug Amos和Rene Richter，以及Xilinx公司的Austin Lesea，他们都是FPGA技术和采用FPGA进行原型设计方面的专家。鉴于SoC设计通常被创建用于ASIC的技术实现， 因此这就为在一个或多个FPGA器件上进行实施提出了具体的挑战。作者们意识到了这点，因此编写了这本不仅能帮助原型技术新手，而且能帮助富有经验的团队和项目领导者的独特的参考指南。FPMM除了从通过组建定制板进行虚拟原型到购买完整的原型系统对原型技术选择范围进行全面评述外，还概括出一种叫做“为原型设计”（Design-for-Prototyping）的方法。该方法为原型设计将基于FPGA的原型无缝集成到ASIC/SoC项目上，这样设计能够更加容易地进行实现，从而能够最早地向终端用户提供产品。通过连接到虚拟原型这样的系统级工具，这种方法为更早期的软件开发和项目进行首次软硬件集成时的关键后期阶段时提供了更高生产效能。
“FPMM将会成为ASIC设计师和原型设计师的宝贵资源，因为它是业界将大量信息收集成册、并且对在FPGA硬件上成功实现ASIC设计原型所面临的挑战和解决方案做出概述的首次尝试，。” Xilinx公司全球营销和业务拓展高级副总裁Vincent Ratford说：“由于Xilinx® Virtex® FPGA器件的高逻辑容量，它们一直被广泛用于ASIC原型构建。我们希望我们的28nm Virtex-7产品系列中的200万逻辑单元将会延续这种趋势。”
“Synopsys长期以来一直在出版各种方法手册，它们被设计师广泛采用并帮助他们变得更加高效。Synopsys和Xilinx之间的合作，以及在原型技术方面多位知名行业领导者的贡献，使人们有可能从FPMM中获得最佳的方法，从而为其他使用者从中学习经验铺平了道路和有助于加速系统验证。”Synopsys市场营销和战略开发高级副总裁John Chilton说。
硬件辅助验证的经济学分析
FPMM包含15个综合章节和2个涵盖实际案例的附录。该手册按照章节来组织架构，将基于FPGA的原型项目所面临的任务和决策并行讲述。每个章节都独立设计，使其可作为参考手册使用。
更多有关FPMM的信息，包括如何通过Amazon.com购买和下载免费的电子版本，请访问FPMM网站http://www.synopsys.com/fpmm。 另外，请登陆http://www.synopsys.com/synopsyspress.了解Synopsys Press出版的更多其它方法手册和教育性出版物。
关于Synopsys
新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。
关于Xilinx
Xilinx是完整可编程逻辑解决方案的世界领导者。更多信息，请登陆http://www.xilinx.com.
——————————————————————————————-
Synopsys is a registered trademark of Synopsys, Inc. Xilinx and Virtex are registered trademarks of Xilinx, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
Insight China
-
SNUG
-
White Paper
-
Good Chip Series
