Browse > Home / 事件 / 自动快速原型-为你的ASIC项目降低成本、提升竞争力

自动快速原型-为你的ASIC项目降低成本、提升竞争力

February 4, 2009

参加人员

开发复杂ASIC的半导体或系统公司的工程经理们

内容

为时半天的研讨会将探讨ASIC硬件和软件开发经理们目前所面临的经济方面的、技术方面的诸多挑战，也将研讨新思科技所提供的解决方案。新思科技的专家将着重介绍新型自动快速原型系统如何帮助您降低成本并快速完成系统验证和软件开发，同时还将探讨未来快速原型的方向。其后是本地一位芯片开发经理的演讲，演示其在最近一个项目中采用自动快速原型的情况。最后是问答和自由交流时间。

日程安排

1:30-:200
 Q&A, Lucky Draw
2:00-2:45
 Introduction: The Economic & Technical Challenges of ASIC HW/SW Verification and Overview of Synopsys’ Software to Silicon Verification Solution
2:45-3:30
 Confirma Introduction: Reducing Costs and Improving Schedules for ASIC HW/SW Verification with Automated Rapid Prototyping
3:30-4:15
 Synopsys Technology Outlook: Evolving Software/System Validation Challenges and Solutions
4:15-5:00
 Customer Keynote: Case study of rapid prototyping for ASIC HW/SW validation
5:00-5:15
 Q&A, Lucky Draw

联系方式

北京地区

2009年2月9日(星期一)
1:30 pm – 5:30 pm
北京丽亭华苑酒店 ( 北京海淀区知春路25号)

联系人：张慧敏小姐
邮件：hmzhang@synopsys.com
电话：010-59860653
传真：010-59860610

上海地区

2009年2月10日(星期二)
1:30 pm – 5:30 pm
上海龙之梦万丽酒店 (上海长宁路1018号10楼)

联系人：仲蔚小姐
邮件：weiz@synopsys.com
电话：021-23072297
传真：021-52414564