• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

新思科技Synopsys FPGA原型验证方法学研讨会

FPGA-Based Prototyping Methodology Workshop

参与者将得到Synopsys与Xilinx公司合作出版的《FPGA原型验证方法学手册》

上海

时间：2月22日13：30 – 17：30
地点：Synopsys上海办公室（上海长宁区长宁路1027号兆丰广场16层）

北京

时间：2月24日 13：30 – 17：30
地点： Synopsys北京办公室（海淀区科学院南路2号融科咨询中心A座7层北翼）

新思科技Synopsys FPGA原型验证方法学研讨会，是针对从事FPGA原型验证项目工程师的一次动手实践研讨会，参与此次动手课程，您将有机会学习到：

• 由《FPGA原型化方法学手册》作者带来的设计原型验证的最佳实践经验
• 提高原型验证技巧的动手实验
• 由Synopsys，Xilinx，National Instrument现场演示的原型验证Demo。
• 针对SOC设计的原型验证集成经验

日程安排：

• 13:30 – Registration
• 14:00 – Keynote: Best Practices in Design-for-Prototyping  (Doug Amos, Synopsys Co-Author: FPMM)
• 15:00 – User Experience in FPGA-based Prototyping
• 15:20 – Break: Demos and networking with other prototypers
• 15:45 – Hands-on lab: FPMM in action
• 17:00 – Wrap-up: Design-for-Prototyping and the Future
• 17:15 – Feedback and Prize Draw

了解或下载更多有关《FPGA验证方法学》，请登陆www.synopsys.com/fpmm

免费参与动手课程，座位有限！

报名方式：请通过以下联系方式电话/发送邮件报名。

上海地区联系人：刘佳
邮件：jialiu@synopsys.com
电话：021-23072082

北京联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

新思科技Synopsys宣布收购微捷码设计自动化有限公司

本次收购将完善 Synopsys 公司的技术，扩充现有支持功能并加快为客户提供先进产品的步伐

美国加利福尼亚州山景城，2011年12月1日——全球领先的电子元件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布已签署最终协议，收购总部位于美国加利福尼亚州圣何塞的芯片设计软件供应商微捷码设计自动化有限公司（Magma® Design Automation Inc.，纳斯达克股票代码：LAVA）。本次收购可将双方的技术、研发和支持能力进行互补，使合并后的公司能够更加快速地服务客户，满足他们在应用前沿或成熟的工艺节点进行芯片设计时的各种需求。

根据并购协议条款要求，Synopsys将以每股7.35美元的价格现金收购Magma，扣除已有现金和债务后，最终成交价格约为5.07亿美元。双方董事会一致通过本次交易。

本次并购依照惯例条件成交，并通过了Magma股东和美国监管部门的认可和批准。如果并购如期于2012年第二季度完成，Synopsys预计本次收购将会适度增加其2012财年非GAAP每股收益。Synopsys计划通过现金和债务相结合的方式提供收购资金，具体细节将在收购完成时决定。

“今天半导体设计的复杂程度在各个工艺节点上都有着显著的提升，这就要求设计人员大幅提高生产效率。客户要么采用物理复杂程度非常高的20nm设计，要么想尽一切办法通过采用成熟、高价值的节点来提高设计性能，降低设计成本。为了获得成功，客户对于获得更多EDA新功能的要求比以往任何时候都要迫切”，Synopsys 董事长兼首席执行官 Aart de Geus 指出，“本次收购能够使 Synopsys 更快地交付客户所需的新技术，以帮助他们降低设计总成本。”

收入业绩网络广播

此前，Synopsys还报告了第四季度和2011财年的收入数据。此外，Synopsys于太平洋时间11月30日下午两点（美国东部时间下午五点）召开了一个针对分析师和投资者的电话会议，用以回顾公司业绩并讨论并购相关事宜。Synopsys公司网站www.synopsys.com对电话会议进行了网络直播，此外还可拨打+1‑800‑475‑6701（国际电话 +1-320-365-3844）收听会议录音，密码为223781，该录音于太平洋时间11月30日下午四点开始提供。另外，公司网站还提供了电话会议的网络广播回放，此回放于太平洋时间11月30日下午 5:30 左右开始，直到2012年2月份Synopsys宣布2012财年第一季度业绩报告时停止提供。Synopsys 在电话会议结束后，在网站上发布了董事长兼首席执行官 Aart de Geus 和首席财务官 Brian Beattie 的讲话记要。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化 (EDA) 行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权 (IP) 和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列(FPGA) 等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到硅片 (system-to-silicon) 验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城 (山景城)，并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆 http://www.synopsys.com/。

安全港声明及前瞻性声明

本新闻稿包含符合美国联邦证券法规定的前瞻性声明，包括对新思科技Synopsys高管讲话的引用、关于计划收购微捷码设计自动化有限公司（Magma® Design Automation）的陈述、对Synopsys财务结果的预期影响、本计划交易的优势以及Magma的产品和员工与Synopsys产品和员工的整合。前瞻性声明受制于可导致实际结果与本前瞻性声明中明示或默示的结果产生实质性不同的已知和未知的风险以及不确定因素，且不受我们控制。这些风险和不确定因素部分包括：双方及时或圆满完成此次并购的能力；并购完成前的条件满足程度，其中包括确保及时或完全通过监管部门审批的能力以及通过Magma股东认可的能力；诉讼可能性（包括与本交易有关的诉讼）；并购的宣布对Synopsys和Magma各自业务的影响，其中包括客户订单的可能性延期；我们成功运营Magma的业务和技术的能力或将其与我们自身业务和技术实现成功整合的能力，其中包括客户、关键员工、合作伙伴或供应商的潜在流失；新产品带来的不确定的客户需求和支持义务。其它可能发生的风险和不确定因素已在我们最近归档的季度报告10-Q表格的“风险因素”一节中详细列明。Synopsys对本新闻稿中包含的任何前瞻性声明不承担更新义务。

附加信息及获取方式

Magma计划将本次并购的股东委托书在美国证券交易委员会 (SEC) 进行归档。最终的股东委托书将被寄送或分发给Magma股东，委托书包含有关本次并购及相关事宜的重要信息。证券持有人在收到股东委托书后必须仔细阅读本委托书。股东委托书和其它相关材料（当可用时）以及任何其它经Magma提交给SEC的文档，可在SEC网站上免费获取，网址为：www.sec.gov。此外，证券持有人可通过邮件联系Magma的投资者关系部，免费获得股东委托书副本，地址：Magma Design Automation Inc.，1650 Technology Drive, 圣何塞, CA 95110；联系人：投资者关系部。也可直接拨打电话获取，电话号码：408-565-7500。

委托书征集参与者

Synopsys和Magma及其各自的董事和执行官可能被视为本次并购中Magma股东委托书征集过程的参与者。Magma公司董事和执行官的信息在Magma 2011年度股东年会授权的股东委托书中列明，委托书已于2011年7月15日在SEC归档；并在Magma公司截止日期为2011年5月1日的年度报告10-K表格中列明，该年报于2011年8月29日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Magma投资者关系部获得，地址：加利福尼亚州圣何塞，1650 Technology Drive，Magma Design Automation Inc.，邮编：95110，联系人：投资者关系部；或拨打408-565-7500获得；或登录Magma公司网站www.magma-da.com的投资者关系页面获得。Synopsys公司董事和执行官的信息在Synopsys 2011年度股东年会授权的股东委托书中列明，委托书已于2011 年2月10日在SEC归档；并在Synopsys公司截止日期为2010年10月31日的年度报告10-K表格中列明，该年报于2010年12月17日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Synopsys投资者关系部获得，地址：加利福尼亚州山景城，700 East Middlefield Road，Synopsys, Inc.，邮编：94043，联系人：投资者关系部；或登录Synopsys公司网站www.synopsys.com的投资者关系页面获得。有关本次并购过程中委托书征集参与者权益的附加信息将包含在Magma计划在SEC归档的股东委托书中。

###

Synopsys是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

编辑联系方式：
Yvette Huygen
Synopsys, Inc.
650-584-4547
yvetteh@synopsys.com

投资者请联系：
Lisa Ewbank
Synopsys, Inc.
650-584-1901

在线研讨会：应用Synopsys MIPI完整解决方案设计更低功耗、更高性能的移动SOC

数字相机、显示器、RFIC、存储器和芯片与芯片的连通接口中，SoC设计工程师都需要将MIPI协议整合至其中，在此次研讨会中，您将了解到SoC设计工程师对于建立模块和整合的挑战与解决方案。

这个网络研讨会采用全中文录制。

演讲人:

• Haopeng Liu

• FAE

• Synopsys

观看地址：

https://event.on24.com/eventRegistration/prereg/register.jsp?clientid=3001&eventid=367509&sessionid=1&key=CF41469F8BE7EAB057839DB6051F45B4

新思科技 Synopsys LTE/LTE-A系统设计研讨会

加速您的设计、验证和测试
Accelerating Design, Verification and Test of LTE / LTE-A Systems

Synopsys 和Rohde & Schwarz宣布了他们在加速LTE和LTE-A设计及验证方面的合作。

在这次免费的研讨会中，你可以了解如何从这次合作中取到收益。我们从每个解决方案的概述开始，针对专门的使用案例进行讨论，并将介绍Rohde & Schwarz的测试设备与Synopsys仿真技术的结合，以及如何来提供一个最终的解决方案。这次研讨会将采用技术演讲和现场Demo展示相结合的方式。

面向观众:

• 参与基站（eNodeB）或终端（UE）的LTE/LTE-A物理层开发的算法设计师

• 参与LTE/LTE-A基带调制解调器或射频（RF）/模拟前端测试及验证的硬件设计师

• LTE/LTE-A系统设计师

• 从事LTE/LTE-A系统或模型测试的测试工程师

• LTE/LTE-A类项目项目经理

您将获得:

• 了解Rohde& Schwarz和Synopsys解决方案如何加速您的LTE/LTE-A设计、验证和测试任务

• 讨论专门的使用案例，并且了解怎么样用Rohde& Schwarz和Synopsys的解决方案组合来处理它们

演讲人:

• Rohde&Schwarz的产品专家：Lichun Wang

• Synopsys技术市场经理：武波博士

会议日程：

Time	Topic
09:00 – 09:30	Registration
09:30 – 09:45	Welcome
09:45 – 11:00	LTE / LTE-A physical layer design using Synopsys algorithm design solutions (presentation and demonstration)
11:00 – 11:15	Break
11:15 – 12:30	LTE/LTE-A total test solution from Rohde & Schwarz (presentation and demonstration)
12:30 – 14:00	Lunch
14:00 – 15:45	Use cases that combine real-time test equipment and simulation (presentation and demonstration)
15:45 – 16:00	Wrap-up, prize drawing

联系方式:

北京地区	上海地区
2011年9月20日 9:00 – 16:00 北京北辰洲际酒店 ( 北京朝阳区北辰西路8号院4号楼)	2011年9月21日 9:00 – 16:00 上海龙之梦万丽酒店 (上海市长宁区长宁路1018号)
联系人：李柯含 邮件：kehan@synopsys.com 电话：010-5986 0682	联系人：仲蔚 邮件：Wei.Zhong@synopsys.com 电话：021-2307 2297

Synopsys 2011 用户大会暨技术研讨会

北京

日期：2011年8月22日（星期一）
地点：北京香格里拉饭店 一层大宴会厅
地址：北京市紫竹院路29号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech – Jay Min, Samsung VP of foundry business(Ballroom, 1F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Ballroom II, 1F)		Time to Market solutions (Ballroom III, 1F)		SNUG Award Paper (Lotus, 2F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (Event center)	11:30-1:00pm	Lunch (Event center)	11:45-1:00pm	Lunch (Event center)	11:50-1:00pm	Lunch (Event center)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom, 1F)

联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

——————————————————————————————————————————————————————-

上海

时间：2011年8月24日（星期三）
地点：上海龙之梦丽晶大酒店 四层大宴会厅
地址：上海市长宁区延安西路1116号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 4F)
9:30-10:00am	Eco-system partner Keynote speech: 陈家湘/C.H.Chen, 台积电(中国)总经理/President (Ballroom, 4F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom A, 4F)		Discovery (Banyan+Maple, 4F)		Time to Market solutions (Ballroom B, 4F)		SNUG Award Paper (Ballroom C, 4F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: Hspice	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (2F)	11:30-1:00pm	Lunch (2F)	11:45-1:00pm	Lunch (2F)	11:50-1:00pm	Lunch (2F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom A, 4F)
R&D Night – Shanghai only
6:45-8:45pm	R&D Night (Ballroom B+C, 4F)

联系人：仲蔚
邮件：Wei.Zhong@synopsys.com
电话：021-2307 2297

——————————————————————————————————————————————————————-

深圳

日期：2011年8月30日（星期二）
地点：深圳威尼斯皇冠假日酒店 一层大宴会厅
地址：深圳市华侨城深南大道9026号

日程安排：

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Don Chan, Synopsys Vice President of Corporate Applications Engineering (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech (Ballroom, 1F)
10:00-10:15am	SNUG Award ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Roma, 1F)		Time to Market solutions (Tivoli, 3F)
10:30-11:50am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim
				11:25-11:45am	AMSG: Demo
11:15-1:00pm	Lunch (1F)	11:30-1:00pm	Lunch (1F)	11:45-1:00pm	Lunch (1F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:15-2:00pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:20pm	Lynx Success story
		3:15-3:45pm	New SystemVerilog VIP	2:20-3:00pm	Lynx Demo
4:00-4:15pm	Break	3:45-4:00pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)
		5:15-6:00pm	Mixed-Abstraction Verification
6:00-5:45pm	Conclusion & Prize Draw

联系人：王懿
邮件：jojowang@synopsys.com
电话：0755-82519830

系统至硅片验证解决方案研讨会

Synopsys System-to-Silicon Verification Solution Seminar

研讨会简介：

现在，半导体和电子设计尺寸要求和复杂程度的不断提升，给验证工作带来了越来越严苛的挑战。而最新的技术和设计方法学可以保证设计成果的高效质量。本次研讨会将会向观众展示，通过使用Synopsys最领先的系统级和功能验证工具、模型和服务，同时解决硬件和软件设计流程的挑战，提升整个项目团队的工作效率。此外，我们将带来Synopsys系统至硅片验证解决方案的详细介绍和Demo演示，以及客户运用该解决方案的成功案例，以解决其复杂设计和验证挑战。

会议日程：

Time	Topic
9:30-10:00	Registration
10:00-10:30	Welcome and S2S Overview
10:30-11:30	Functional (VCS)
11:30-12:30	Block Creation
12:30-13:30	Lunch
13:30-14:15	FPGA-based Prototyping
14:15-15:00	Platform Architect
15:00-15:15	Break
15:15-16:15	Virtual Prototyping
16:15-16:30	Raffle and Close

联系方式

北京地区

日期：2011年6月21日
地点：北京北辰洲际酒店，二层
地址：北京市朝阳区北辰西路8号院4号楼

联系人：戴景雯
电话：010-5986 0651
邮件：jwdai@synopsys.com

上海地区

日期：2011年6月23日
地点：上海证大丽笙酒店，二层
地址：上海市浦东新区迎春路1199号

报名联系人：仲蔚
电话：021-2307 2297
邮件：Wei.Zhong@synopsys.com

深圳地区

日期：2011年6月24日
地点：深圳福田香格里拉大酒店
地址：深圳福田区益田路4088号

报名联系人：王懿
电话：0755-82519830
邮件：jojowang@synopsys.com

Synopsys与北京集成电路设计园达成深化战略合作

中国北京，2011年5月24日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布，北京集成电路设计园与新思科技的合作进一步深化，达成了新的合作框架协议。

软件产业和集成电路产业是国家战略性新兴产业的重要组成部分，2011年1月28日，国务院继鼓励软件和集成电路业发展的18号文(2001年)之后，又发布了《进一步鼓励软件产业和集成电路产业发展的若干政策》（即国发【2011】4号文），加大对中小型软件企业和集成电路企业创业的支持力度，进一步优化产业发展环境，提高产业发展质量和水平。

早在2002年，在国家科技部的主导下，北京集成电路设计园与Synopsys就EDA平台建设结成战略合作关系。九年来双方致力于服务和培育中国自有知识产权集成电路设计企业，促进中国集成电路设计产业的发展，并已取得了丰硕的成果，北京地区集成电路设计企业总产值已占全国同行业总产值的四分之一。

新的合作框架协议扩展了北京集成电路设计园能够提供的Synopsys产品服务内容和服务地域范围，服务内容从原本的EDA设计工具和服务的基础上增加SOC设计的相关组件和单元授权，服务范围也从原本的京津环渤海地区扩大到中国的北方和西部地区，使北京集成电路设计园成为拥有丰富、创新和多方位技术和服务的中小企业IC设计企业的孵化原地。此举可以成为探索集成电路设计产业化基地建设新模式中的一个重大创新，也将进一步加强北京集成电路设计园与Synopsys之间的战略合作关系。

Synopsys中国区总经理李明哲表示：“Synopsys一直致力于扶持中国集成电路设计企业的成长和发展，北京集成电路设计园是为支持集成电路产业发展的高新技术产业园，是科技部认定的国家集成电路设计北京产业化基地。Synopsys与北京集成电路设计园通过工具、服务等全方位的服务合作，为中国中小的IC设计企业提供了规范、专业和创新的技术支持，营造了良性的企业发展环境。”

北京集成电路设计园总经理张建康表示：“北京集成电路设计园作为国家集成电路设计产业化基地，经过9年的发展，实现了代政府支持中小IC设计企业公共服务的职能，对规范知识产权保护作出了积极贡献。北京ICC将视此次与Synopsys的深入合作为典范，探索集成电路设计产业化基地持续发展的新路。”

北京集成电路设计园以降低中小集成电路企业研发风险和费用成本为手段，致力于促进集成电路设计产业的发展，是目前全国同类基地中规模最大、服务功能最齐全、服务配套设施最完善的集成电路设计产业化基地和集成电路设计企业孵化基地之一。设计园自2002年成立以来至今，累计已经为200多家企业提供EDA、IP、MPW服务并节省研发费用2亿人民币左右，同时也孕育和扶持出一批以自主创新为支撑、产品具有国际竞争力和影响力的设计企业。其中北京君正集成电路股份有限公司就是其中的佼佼者之一。

北京君正集成电路股份有限公司成立于2005年，致力于在中国研制自主创新CPU技术和产品。作为一个初创型中小企业，北京集成电路设计园的EDA平台正好为其提供了一个良好的发展平台，伴其度过成长期。作为北京集成电路设计园战略合作伙伴，Synopsys也为其提供了有力的支撑。短短数年之间，北京君正集成电路股份有限公司从一家初创型公司发展到年收入人民币2亿元左右的国内外领先的嵌入式CPU芯片及解决方案提供商，拥有全球领先的嵌入式CPU技术和低功耗技术，创造性地推出了其独特的32位微处理器技术XBurst。据悉基于XBurst CPU内核的JZ47xx 系列微处理器几年的时间里销售量超过2000万颗，已成为我国出货量最大、应用领域最广的自主创新微处理器产品。北京君正集成电路股份有限公司已于2010年年底正式申请上市。

基于北京集成电路设计园与Synopsys之间新的合作，北京集成电路设计园将与Synopsys共同持续推进中小集成电路设计企业的研发支持和孵化服务。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.come。

关于北京集成电路设计园

北京集成电路设计园是北京市政府为支持集成电路产业发展，于2002年由北京市国有资产经营有限责任公司独家出资设立的专业化产业园区，同年被科技部认定为国家集成电路设计北京产业化基地，为全国规模最大、功能齐全、服务配套的集成电路设计产业化基地和集成电路设计企业孵化基地之一。园区本着创建国内一流的专业服务园区的宗旨，重点建设了EDA公用技术平台，该平台配备了当今最先进的软、硬件设备和多个开放设计室，可以完成各种集成电路的设计，能够为广大集成电路设计企业提供EDA技术服务、专业技术培训、MPW、IP评估、专业测试、金融支持等多方面的服务。园区经过不断建设，先后被国家及地方科技部门授予国家（北京）集成电路产业园、中关村集成电路留学人员创业园、中关村开放实验室、中关村科技园区海淀园高新技术企业服务平台等称号，具有鲜明的专业特点和服务特色。

Synopsys推出业内首个支持DRA音频标准的DesignWare ARC Sound IP解决方案

DesignWare ARC Sound DRA解码器支持中国国家高清音频标准，并可提供增强的高品质音频体验

加利福尼亚州山景城，2011年5月12日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布推出动态解析度自适应(DRA)解码器软件的优化版本，主要面向已广泛应用的DesignWare® ARC™ Sound AS211SFX 和 各种AS221BD 音频处理器。这款DesignWare ARC Sound DRA解码器支持蓝光Blu-ray Disc™规范所包括的中国国家高清音频标准，并且作为完整音频IP解决方案的一部分，成为首个经过优化的可实施方案。这两款高效的 AS211SFX 和AS221BD音频处理器仅需要18 MHz主频即可运行支持中国数字广播（2.1声道）的、优化的DRA解码器，而运行蓝光光盘（7.1声道）只需134 MHz。DesignWare ARC Sound DRA编解码器和DesignWare ARC Sound音频处理器可确保原始设备制造商和系统级芯片设计者，为中国数字广播、数字家庭影院系统、网络流媒体和个人媒体播放器中，所广泛使用的各种应用程序提供增强的、高品质和高清晰度的音频体验。

“作为面向汽车应用领域的一家高清晰度多媒体解决方案的领先制造商，对我们至关重要的是我们能够很容易地将IP集成到我们的设计中，从而满足各种新兴应用的需求。”赫斯曼(Hirschmann)汽车通信有限公司项目经理Christian Schwarz说：“通过在我们最新的顶级汽车电视接收机上使用Synopsys的DesignWare ARC Sound处理器和优化的DRA解码器，我们能够扩展设备的音频功能，从而支持中国多媒体移动广播(CMMB)广播服务。”

“作为授权的DRA音频标准认证机构，我们认识到Synopsys对这种独特的音频规范具有着透彻的了解。”数维科技有限公司技术开发总监Nan Deng说：“通过运行在DesignWare ARC Sound AS211SFX和AS221BD音频处理器上的DRA编解码器的优化版本，Synopsys可确保OEM和SoC设计工程师能够向中国的各种消费电子产品提供高清音频。”

Synopsys的DesignWare ARC Sound IP解决方案是由一个包括处理器架构设计师和音频工程专业人士的独特组合团队设计而出，，可以提供毫无争议的高质量聆听体验。这种单核AS211SFX音频处理器集成了一个专为音频处理而优化的、功能强大的双MAC数字信号处理器（DSP），将支持全部音频应用所需的带宽和功耗降到最低。DesignWare ARC Sound AS221BD双核音频处理器专为定位于蓝光光盘和高清晰度、多声道的各种数字音频流应用的高清音频SoC而优化。这些高度可配置的音频处理器易于集成，并且可针对SoC芯片上的每个实例进行优化。DesignWare ARC Sound解决方案还包括一个媒体软件架构，可为一个包含有DesignWare ARC Sound音频编解码器和音频后期处理功能的丰富资源库提供统一的软件接口。通过采用Synopsys的Sonic FocusTM后期处理技术，Synopsys DesignWare ARC Sound IP可提供具有录音棚品质的音频，同时通过采用Energy PRO™主动电源管理技术，能同时支持长时间播放。

“新兴的中国音频市场以及与其相关的各种标准，包括用于移动多媒体广播和蓝光光盘的DRA，正在促使越来越多的应用提供高品质的音频体验。”Synopsys IP和系统营销副总裁John Koeter说：“作为每年出货量达7亿多单位的32位处理器内核的领先供应商，Synopsys继续帮助设计师将已经验证的技术推向诸如高清数字音频这样的新兴市场中。Synopsys集硅验证音频处理器、编解码器和软件于一体的DesignWare ARC Sound IP解决方案，为设计师们提供了一个适用于所有音频标准的全面的端到端音频解决方案。”

DRA是一种音频编码和解码技术，用于实现多声道数字音频编解码规范，并已被批准为中国电子行业标准(SJ/T11368-2006)和国家音频标准(GB/T 22726-2008)。DRA已被收录在蓝光光盘BD-ROM规范中，并被中国多媒体移动广播(CMMB)选为音频编码格式。DesignWare ARC Sound音频处理器和DRA解码器是支持这一标准的首个商用IP解决方案，可确保所有信号通道均具有24比特精度容量，并支持包括立体声和5.1/6.1/7.1环绕声在内的多声道配置。它们还可支持从8 kHz 到192 kHz的各种采样率。DesignWare ARC Sound IP 解决方案可确保OEM和SoC设计者在他们的设计中实现高清音频，并为支持中国市场独特音频要求的各种应用提供扩展的音频功能。

供货

DesignWare ARC Sound DRA解码器 专为AS211SFX 和 AS221BD音频处理器而优化，现在可针对早期接触客户供货，并计划于2011年7月全面供货。AS211SFX 和AS221BD处理器现在即可供货。更多信息，请访问:http://www.synopsys.com/arc_audio。

关于DesignWare IP

Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议，包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库、嵌入式测试和修复IP和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemCTM事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆:http://www.synopsys.com/designware或者在Twitter（http://twitter.com/designware_ip）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆:http://www.synopsys.com。

前瞻性声明

根据1933年证券法27A条和1934年证券法21E条的规定，本新闻稿含有一些前瞻性的表述，其中包括Synopsys对于DesignWare ARC Sound DRA解决方案的优点和上市时间预期的表述。这些表述是基于我们当前的预期和看法。鉴于Synopsys在美国证券交易委员会所备案的风险，以及于2011年1月31日结束的上一财政年度季度报告表10-Q标题为“风险因素”部分所指出的风险，实际结果可能与这些表述大不相同，

Synopsys, ARC, DesignWare and Sonic Focus are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Synopsys宣布提供经中芯国际65nm低漏电工艺芯片验证的DesignWare数据转换器IP

高性能、低功耗数据转换器IP系列为无线通信和数字电视SoC减轻集成难度并降低风险

加利福尼亚州山景城，2011年4月21日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司所提供经芯片生产验证的DesignWareTM数据转换器IP，已被应用于中芯国际广受欢迎的65纳米低漏电（Low Leakage）工艺技术。这可帮助设计工程师更有效地提升其芯片的功率，并在集成设计上达事半功倍之效。Synopsys是第一家提供全面的高性能数据转换器IP解决方案产品组合的IP供应商。这些解决方案由高密度、低漏电工艺技术下的模/数转换器（ADC）和数/模转换器（DAC）组成。该DesignWare数据转换器IP定位于由电池供电的宽带无线通信(WiFi802.11n、LTE和WiMAX)和各种数字电视接收(CMMB和DVB)应用。

“Synopsys的芯片验证DesignWare数据转换器IP和中芯国际的低漏电65nm工艺技术的结合，可确保我们的共同客户满足各种特定应用的要求并允许他们在SoC上集成更先进的功能。”中芯国际高级副总裁和首席商务官季克非说：“Synopsys凭借其在宽带无线通信和数字电视方面突出的应用专长，成为了一个可信赖的IP供应商和高价值的合作伙伴。随着中芯国际业务的不断扩展，我们期待着进一步扩展与Synopsys的协作关系，以满足我们共同客户不断增长的要求。”

用于中芯国际65nm 低漏电工艺的全新DesignWare数据转换器IP解决方案，由一整套用于宽带无线通信的低功耗、紧凑型ADC和DAC产品组成，这其中包括用于接收和发送通道的高速ADC和数DAC，以及针对各种通用应用的非常高效的辅助转换器，包括：
• 10位80 MSPS 双通道ADC
• 10/8位2 MSPS SAR型 ADC，带有差分8：1输入多路模拟开关
• 12位 160 MSPS 电流导引型IQDAC
• 11位 20 MSPS 通用型 DAC
这些IP产品提供了一种高度灵活的模拟接口，它可简化数字SoC与RFIC或其他收发器之间的连接，从而消除了对外部元器件的需求。这些组件可帮助设计师们降低硅片成本，并大幅度简化了将IP集成到SoC上的过程。

“通过与中芯国际的紧密合作，我们推出了用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP。我们持续不断地为设计师们提供其所需的、优化的IP，以在所需的各种代工工艺上实现其特定应用。”Synopsys IP和系统高级营销副总裁John Koeter说：“带有我们数据转换器IP的设计能一次性投片成功，表明了Synopsys设计和验证工艺的稳定可靠以及各种架构的可扩展性，从而可确保设计师们通过采用先进的工艺技术来降低他们的集成风险并满足上市时间表的需求。”

供货

现在已可提供用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP，也可提供用于各种领先技术工艺的180到40nm的DesignWare数据转换器IP。更多有关DesignWare数据转换器IP的信息，请登陆：http://www.synopsys.com/dataconverter。

Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议、包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库、嵌入式测试和修复IP、音频后期处理软件和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemC事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆http://www.synopsys.com/designware. 或者在Twitter（http://twitter.com/designware_ip.）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.come。

Synopsys和DesignWare是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

关于中芯国际

中芯国际集成电路制造有限公司(“中芯国际”， 纽约证交所股票代码：SMI，香港联合交易所股票代码：981)，是世界领先的集成电路晶圆代工企业之一，也是中国内地规模最大、技术最先进的集成电路晶圆代工企业。中芯国际向全球客户提供0.35微米到45/40纳米晶圆代工与技术服务。中芯国际总部位于上海，在上海建有一座300mm 晶圆厂和三座200mm 晶圆厂。在北京建有两座300mm 晶圆厂，在天津建有一座200mm 晶圆厂，在深圳有一座200mm 晶圆厂在兴建中。中芯国际还在美国、欧洲、日本提供客户服务和设立营销办事处，同时在香港设立了代表处。此外，中芯国际代武汉新芯集成电路制造有限公司经营管理一座300mm 晶圆厂。

详细信息请参考中芯国际网站 www.smics.com。

安全港声明

（根据1995 私人有价证券诉讼改革法案）本次新闻发布可能载有（除历史资料外）依据1995 美国私人有价证券诉讼改革法案的“安全港”条文所界定的“前瞻性陈述”。该等前瞻性陈述的声明乃根据中芯对未来事件的现行假设、期望及预测而作出。中芯使用“相信”、“预期”、“打算”、“估计”、“期望”、“预测”或类似的用语来标识前瞻性陈述，尽管并非所有前瞻性声明都包含这些用语。这些前瞻性声明涉及可能导致中芯实际表现、财务状况和经营业绩与这些前瞻性声明所表明的意见产生重大差异的已知和未知的重大风险、不确定因素和其他因素，当前全球金融危机的相关风险、未决诉讼的颁令或判决，和终端市场的财政稳定。投资者应考虑中芯呈交予美国证券交易委员会（“证交会”）的文件资料，包括其于二零一零年六月二十九日以20-F 表格形式呈交给证交会的年报，特别是在“风险因素”和“管理层对财务状况和经营业绩的讨论与分析”部分，并中芯不时向证交会(包括以 6-K 表格形式)，或联交所呈交的其他文件。其它未知或不可预测的因素也可能对中芯的未来结果，业绩或成就产生重大不利影响。鉴于这些风险，不确定性，假设及因素本次新闻发布中讨论的前瞻性事件可能不会发生。请阁下审慎不要过分依赖这些前瞻性声明，因其只于声明当日有效，如果没有标明声明的日期，就截至本新闻发布之日。除法律有所规定以外，中芯概不负责因新资料、未来事件或其他原因引起的任何情况，亦不拟更新任何前瞻性陈述。

欲知详情，请联系：

中文媒体
林学恒
电话：+86-21-3861-0000 转12349
电邮：Peter_LHH@smics.com

英文媒体
Mr. Ambrose Gano
电话：+86-21-3861-0000 x16394
电邮：Ambrose_Gano@smics.com

消息来源 中芯国际

Synopsys宣布其HAPS-600基于高容量FPGA的原型验证解决方案进入市场

HAPS-600系列以高达8100万ASIC门的容量为各种基于FPGA的更大型的原型验证项目提供高灵活性和可扩展性

加利福尼亚州山景城，2011年3月18日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布推出HAPS®-600 系列，这是其HAPS系列基于现场可编程门阵列（FPGA）原型验证系统中容量最高的一款产品。HAPS-600系列将基于FPGA的原型验证系统容量扩展到高达相当于8100万ASIC门，从而确保了各种更大SoC项目的早期软件开发。与HAPS-60系列产品相似，HAPS-600系列基于Xilinx 的Virtex®-6 LX760 FPGA器件，可提供高达200MHz的性能。

HAPS系列提供了一种集成化和可扩展的硬件加软件解决方案，硬件和软件设计团队可通过这种解决方案进行软件开发和验证SoC硬件，从而确保在流片之前进行硬件/软件集成。通过HAPS-600系列的高度自动化软件流程，设计师们能够缩短初始周转时间和减少随后的重复工作。该软件流程采用Synopsys获得专利的可编程开关布线技术，涵盖了从ASIC RTL编码到基于FPGA原型验证的各个过程。

“Lantiq长期使用Synopsys基于FPGA的原型验证解决方案。我们现在采用HAPS-600系列，因为它提供了更高的容量、高性能和灵活的系统板布局。硬件和软件组件的全面集成，以及Synopsys卓越的客户支持，使我们能够快速地将我们的首个ASIC设计映射到系统上。我们能够在很短的时间内为我们的系统开发团队提供一个可工作的原型。”Lantiq公司中央研发总监Alexander Haggenmiller说：“HAPS-600系统使我们在项目阶段的极早期就能开始软件开发和系统集成。通过这些原型系统，我们将能够更快地完成我们即将推出的复杂的SoC项目。”

与HAPS-60系列一样，HAPS-600系列还包括本地集成的通用多源总线(UMRBus)，其协同仿真功能可使用户简化系统生成。采用SCE-MI 2.0基于事务的验证方法，UMRBus还加速了系统级验证，并可链接到Synopsys虚拟原型解决方案。此外，HAPS-600提供了增强的设计可视性，从而缩短了调试时间，同时还提供了远程原型管理来为分布在全球的团队提升了生产力。设计团队还受益于HAPS-600系列所支持的Synopsys DesignWare® IP， 这可确保设计中使用的同样IP代码也适用于基于FPGA的原型系统中。

“HAPS-600系列能够提供更大型SoC设计所需要的容量、灵活性、速度和简便易用的开发工具，从而能实现更彻底的系统验证和更早期的软件开发。”Synopsys解决方案事业部营销副总裁John Koeter说：“Lantiq 在为网络和数字家庭市场开发复杂SoC方面的成功，需要经过验证的技术和HAPS所提供的将高性能、高容量硬件和全面软件工具流集于一体的最佳组合。”

供货

HAPS-600系列现在即可供货。更多信息，请登陆www.synopsys.com/haps600。Synopsys在于2011年3月1-2日在加利福尼亚州圣何塞市举办的DVCon 2011 大会上展示了HAPS-600系统。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

——————————————————————————————-

Synopsys, DesignWare, HAPS are registered trademarks of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Next Page »

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球