• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

在线研讨会：针对嵌入式应用的DesignWare ARC EM 32位处理器系列简介

在线点播

Synopsys邀请您参加此次在线点播研讨会，将介绍针对嵌入式应用的Designware® ARC® EM 32位处理器系列的最新信息。

本次在线研讨会将讨论如何使用新的ARC EM处理器系列，对以下高阶处理器性能进行开发：

• 性能、功耗和片上面积的最佳平衡

• 超过1.5 DMPS/MHz的高性能需求

• 基于28nm，低于2uW/DMIPS的功耗要求

SoC和ASIC软硬件工程师，项目经理，都应参与此次在线研讨会，以获取更多信息。

关于ARC EM处理器系列：

新的DesignWare ARC EM4 和EM6 处理器内核可提供超过现有ARC内核性能25%的更高性能水平，并基于原有水平减少了15%的片上面积和功耗。设计师在使用ARC EM处理器的时候，将可以感受到这些更高性能所带来的更长电池寿命和更低系统消耗。ARC EM4 和EM6 处理器是第一颗基于新的ARCv2指令集架构（ISA）和流水线的内核。

如果您无法点击，请复制以下地址到您的浏览器中，进行观看：

https://event.on24.com/eventRegistration/prereg/register.jsp?eventid=449809&sessionid=1&key=A754CF88FE64AEFD4769F3792487DC11

Synopsys为更快速的SoC验证推出下一代验证IP

Discovery VIP提供高达4倍的性能加速、快速可配置性、高效的协议感知纠错和更快的协议一致性收敛

亮点

– Synopsys Discovery VIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。

– Synopsys Discovery VIP为复杂的SoC提供更强大的性能、纠错和覆盖率管理功能，并易于使用和集成。

– Synopsys Discovery VIP完全采用SystemVerilog写成，包括对UVM、VMM和OVM的原生性支持，并与所有相关验证环境兼容。

– Synopsys Discovery VIP支持所有主流的仿真器。

– Discovery VIP所附带的协议分析器Protocol Analyzer使工程师能够在设计中快速地理解和识别协议，并进行纠错。

加利福尼亚州山景城，2012年3月14日——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出基于全新VIPER架构的DiscoveryTM 系列验证知识产权（Verification IP，简称VIP）。它完全采用SystemVerilog语言编写，并对UVM、VMM和OVM方法学提供原生性支持；因此Discovery VIP为加快并简化最复杂系统级芯片（SoC）设计的验证工作提供了内在性能、易用性及可扩展性。Discovery VIP系列包括协议分析器Protocol Analyzer，即一个独特的协议感知纠错环境。Discovery VIP支持所有主流的仿真器，并提供超过其他商用VIP多达4倍的性能；其配置、覆盖率和测试开发能力，可用于提高IP和SoC产能。下一代的VIPER架构在以协议为中心的验证和SoC层验证领域内为未来的创新奠定了基础。

了解多媒体新闻稿信息，请登录
http://www.synopsys.com/Company/PressRoom/Pages/discovery-verification-ip-news-release.aspx

“我们是Synopsys公司VIP产品的多年用户，对其质量、性能、功能和能力非常满意，”Cavium 有限公司负责网络及通信事业部IC工程的副总裁Bruce Fishbein表示：“由于我们的设计和我们的验证环境的复杂程度达到新高度， Discovery VIP架构所带来的愿景和发展蓝图将使我们能够应对SoC 验证的下一波挑战。”

随着领先的SoC设计中都包含了更复杂的各种协议，VIP已经成为验证环境的一个重要组成部分，并使工程师能够在紧张的项目进度中达到他们的覆盖率目标。VIP提供各种芯片上和芯片外的功能模型，如ARM® AMBA®、PCI Express、USB、MIPI、HDMI 和以太网等。验证工程师使用这些模型在流片前来测试所有的SoC接口，使他们能够验证一个接口是否符合所公布的标准。

百分百的SystemVerilog语言，带有原生的UVM、VMM和OVM支持

不同于其他商用化的VIP，Discovery VIP完全采用SystemVerilog语言编写，在一个采用了另一种不同语言的原始实现周围，也无须任何的封装或者方法学扩展。Discovery VIP采用了原生地支持通用验证方法学（UVM，Universal Verification Methodology）、验证方法学手册（VMM，Verification Methodology Manual）和开放式验证方法学（OVM，Open Verification Methodology）的架构，而不需要方法学级别的互操作性封装、或者在外层之下的翻译及重新映射。这不仅消除了不必要的性能开销，而且还提供了其他内在性好处。这些好处包括在所有主流仿真器之间的可移植性和在SoC环境中方便地集成，同时还有VIP纠错、覆盖率规划和管理的能力和功能。

“为了响应对更高性能和功率效率的需求，我们现看到行业中广泛而快速地采用AMBA 4 AXI4™和ACE™协议，以支持可持续不断的、多样化的、以及多处理器SoC芯片，”ARM公司处理器部战略营销经理William Orme表示：“我们支持Synopsys针对AMBA4 AXI4和 ACE协议所做的验证IP开发，并已经为一致性和互操作性测试提供了参考模型。我们期待继续与Synopsys紧密合作以满足我们共同客户的需求。”

借助Protocol Analyzer进行高效、协议感知纠错

随着协议复杂度的日益增加，纠错已经成为当前功能验证中最困难且耗费时日的部分。Discovery VIP系列中拥有的Synopsys协议分析器Protocol Analyzer提供了以协议为中心的纠错和智能可视化。这些特殊的功能让工程师们能够快速了解协议活动、识别瓶颈所在、并去除不符合预期的行为。

VIPER架构

Discovery VIP系列基于Synopsys全新的VIPER架构，该架构已经从最根本开始就进行了全面的打造，目标是增强的VIP性能、可配置性、可移植性、纠错、覆盖率和一致性管理及可扩展性、以及可扩展能力。大量VIPER的功能和协议正确性校验来源于采用SystemVerilog语言的一种分层化的协议架构，它采用了所有方法学的最佳实践，包括UVM、VMM和OVM。其所有图层都可见，因此提供了完整的协议验证控制能力。验证工程师既能够如其验证计划要求的那样工作在最高的一层，也能够在最底层植入错误进行自我检查。

VIPER架构提供了追踪以协议为中心的仿真信息的能力，以提供带有时间轴同步到RTL波形的协议级分析视图和其他视图。该架构能够完全被配置到特定的协议配置上，并包括诸如从预先定义序列中修剪不适用的运行时间配置等多种功能。VIPER架构也是高度可扩展的，可容纳被测器件（DUT）额外的、独有的功能，如植入错误模式、覆盖率采样和其他功能。

“协议验证已经成为SoC验证的一个至关重要的部分，对产品的成本及上市时间有着重要的意义，”新思科技高级副总裁兼验证业务部总经理Manoj Gandhi表示：“Synopsys已经看到对下一代验证IP的需求，用以提升纠错、性能及SoC集成的易用性。我们发布的新一代VIP架构，对业界应对不断增加的SoC验证挑战至关重要。”

供货

Synopsys的 VIP可适用于一个多样化的协议组合，包括USB 3.0、ARM AMBA AXI3、 AXI4、ACE、HDMI、MIPI (CSI-2、DSI、HIS等)、40G/100G以太网、PCI Express、SATA、OCP和许多其他应用。查看完整目录请访问http://www.synopsys.com/VIP 。

关于Synopsys®

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

媒体联络方式:
Sheryl Gulizia
Synopsys, Inc.
650-584-8635
sgulizia@synopsys.com

郭晶
新思科技北京代表处
010-59860636
Jing.Guo@synopsys.com

海阔凭鱼跃 天高任鸟飞—Synopsys 2012中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同时，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 4月30日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2. Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：6月30日）
5. Synopsys 2011年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

Synopsys推出可用于TSMC 28纳米工艺的DesignWare嵌入式存储器和逻辑库

先进的存储器和逻辑 IP 使设计师能够针对最高性能和低功耗优化其28 纳米SoC

加利福尼亚州山景城，2012年2月22日——全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：即日起推出其用于台湾积体电路制造股份有限公司（TSMC）28纳米高性能（HP）和移动高性能（HPM）工艺技术的DesignWare®嵌入式存储器和逻辑库知识产权（IP）。Synopsys的DesignWare嵌入式存储器和逻辑库专为提供高性能、低漏电及动态功率而设计，使工程师们能够优化其整个系统级芯片（SoC）设计的速度与能效，这种平衡在移动应用中至关重要。与DesignWare STAR Memory System®的嵌入式测试与修复技术相结合，Synopsys的嵌入式存储器和标准元件库为设计者提供了一个先进、全面的IP解决方案，可生成高性能、低功耗的28纳米SoC，并降低了测试与制造成本。

“作为一家为各种移动计算设备提供处理器和图形器件的供应商，我们依靠Synopsys来提供验证过的、高质量的IP，它帮助我们在满足严苛的功率预算的条件下，同时可提供更高水平的性能。”AMD公司资深存储器设计经理Spencer Gold说道，“在我们采用65、55和40纳米工艺的产品中，有许多已经采用了DesignWare嵌入式存储器并取得了流片成功，而最近又将这种成功延伸到28纳米技术节点。通过利用Synopsys IP中一种先进的功率管理模式的组合，我们能够在性能不打折扣的情况下，实现功耗的显著降低。”

“作为一家面向移动和消费性设备开发高清视频解决方案的领先厂商，在我们的移动多媒体处理器SoC设计中，借助能够同时实现高性能和低功耗的技术极为重要”，Movidius公司IC开发总监Brendan Barry说道。“性能每优化一瓦特，对于我们在诸如移动3D等应用中的成功都很关键。DesignWare逻辑库通过高效的综合，给我们带来快速的关键时序路径收敛和用多沟道单元修复漏电流。 此外，DesignWare嵌入式存储器独特的功率管理功能，如浅层休眠模式，可将存储器的漏电功率降至一半，已经帮助我们在仍能满足我们性能指标的同时，实现了能源的显著节省。”

新的DesignWare IP扩展了Synopsys丰富的、包括高速低功率存储器和标准元件库的产品组合，其发货量已经超过了十亿片芯片，并可支持从180纳米到28纳米一系列代工厂与工艺。DesignWare 28纳米逻辑库利用多种阈值变量与栅极长度偏移组合，来为多样化的SoC应用提供最佳性能与功率消耗。这些逻辑库提供多样的、易于综合的单元集及布线器友好的标准单元库架构，它们专为基于最小的芯片面积和高制造良品率的数GHz级性能而设计。功率优化包（POK）为设计师提供了先进的功率管理能力，它们由广受欢迎的低功耗设计流程支持，包括关断、多电压和动态电压频率调整（DVFS）。

将高速度、高密度和超高密度组合在一起的DesignWare嵌入式存储器，为设计师在其SoC中所用的每个存储器实现性能、功率和面积的平衡带来了灵活性。对于诸如移动设备等功率敏感应用，所有的Synopsys 28纳米存储器都整合了源偏压和多种功率管理模式，可明显地减少漏电与动态功率消耗。Synopsys的超高密度两端口静态随机存储器（SRAM）和16Mbit单端口SRAM编译器，相比于标准的高密度存储器可进一步降低面积尺寸和漏电高达40%，可使SoC开发者实现融合了高性能、小体积和极低功耗的差异化存储器。DesignWare STAR存储器系统，在与Synopsys的嵌入式存储器集成后，可提供比传统的附加式内置自测试（BIST）和修复方案更小的面积和更快的时序收敛，同时还提供流片后调试和诊断性能。这缩短了设计时间、降低了测试成本并提高了制造良品率。

“作为任何SoC设计的基础单元，标准元件库和嵌入式存储器在性能方面扮演着重要的角色，最终功率和面积的优化可在芯片完成过程中就得以实现”，Synopsys IP和系统市场营销副总裁John Koeter说道。“Synopsys经芯片生产验证的嵌入式存储器和逻辑库集成套件，可使SoC设计团队能够实时微调其整个芯片，以用尽可能最小的功率消耗来获得最大的性能。通过将我们的逻辑库与处理器产品组合扩展到TSMC 28纳米HP和HPM工艺，Synopsys将使设计者能够充分利用这些工艺的速度和功率特性。因此，他们能更好地满足用更低的风险和更快地进入量产来达到其创造真正差异化产品的目标。”

供货

用于TSMC的28HP和28HPM工艺的DesignWare嵌入式存储器和逻辑库是DesignWare Duet Package的一部分，它包括各种SRAM、ROM、标准单元、功率优化包（POK）和过驱动/低电压PVT。用于TSMC的28HP和28HPM工艺的Duet Package现已可供货。

关于DesignWare IP

Synopsys是一家为各种SoC设计提供高质量和硅验证的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议，包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemCTM事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆 http://www.synopsys.com/designware，或者在Twitter（http://twitter.com/designware_ip.）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

Editorial Contacts：
Sheryl Gulizia
Synopsys, Inc.
650-584-8635
sgulizia@synopsys.com

郭晶
新思科技北京代表处
010-59860636
Jing.Guo@synopsys.com

新思科技Synopsys FPGA原型验证方法学研讨会

FPGA-Based Prototyping Methodology Workshop

参与者将得到Synopsys与Xilinx公司合作出版的《FPGA原型验证方法学手册》

上海

时间：2月22日13：30 – 17：30
地点：Synopsys上海办公室（上海长宁区长宁路1027号兆丰广场16层）

北京

时间：2月24日 13：30 – 17：30
地点： Synopsys北京办公室（海淀区科学院南路2号融科咨询中心A座7层北翼）

新思科技Synopsys FPGA原型验证方法学研讨会，是针对从事FPGA原型验证项目工程师的一次动手实践研讨会，参与此次动手课程，您将有机会学习到：

• 由《FPGA原型化方法学手册》作者带来的设计原型验证的最佳实践经验
• 提高原型验证技巧的动手实验
• 由Synopsys，Xilinx，National Instrument现场演示的原型验证Demo。
• 针对SOC设计的原型验证集成经验

日程安排：

• 13:30 – Registration
• 14:00 – Keynote: Best Practices in Design-for-Prototyping  (Doug Amos, Synopsys Co-Author: FPMM)
• 15:00 – User Experience in FPGA-based Prototyping
• 15:20 – Break: Demos and networking with other prototypers
• 15:45 – Hands-on lab: FPMM in action
• 17:00 – Wrap-up: Design-for-Prototyping and the Future
• 17:15 – Feedback and Prize Draw

了解或下载更多有关《FPGA验证方法学》，请登陆www.synopsys.com/fpmm

免费参与动手课程，座位有限！

报名方式：请通过以下联系方式电话/发送邮件报名。

上海地区联系人：刘佳
邮件：jialiu@synopsys.com
电话：021-23072082

北京联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

新思科技Synopsys宣布收购微捷码设计自动化有限公司

本次收购将完善 Synopsys 公司的技术，扩充现有支持功能并加快为客户提供先进产品的步伐

美国加利福尼亚州山景城，2011年12月1日——全球领先的电子元件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布已签署最终协议，收购总部位于美国加利福尼亚州圣何塞的芯片设计软件供应商微捷码设计自动化有限公司（Magma® Design Automation Inc.，纳斯达克股票代码：LAVA）。本次收购可将双方的技术、研发和支持能力进行互补，使合并后的公司能够更加快速地服务客户，满足他们在应用前沿或成熟的工艺节点进行芯片设计时的各种需求。

根据并购协议条款要求，Synopsys将以每股7.35美元的价格现金收购Magma，扣除已有现金和债务后，最终成交价格约为5.07亿美元。双方董事会一致通过本次交易。

本次并购依照惯例条件成交，并通过了Magma股东和美国监管部门的认可和批准。如果并购如期于2012年第二季度完成，Synopsys预计本次收购将会适度增加其2012财年非GAAP每股收益。Synopsys计划通过现金和债务相结合的方式提供收购资金，具体细节将在收购完成时决定。

“今天半导体设计的复杂程度在各个工艺节点上都有着显著的提升，这就要求设计人员大幅提高生产效率。客户要么采用物理复杂程度非常高的20nm设计，要么想尽一切办法通过采用成熟、高价值的节点来提高设计性能，降低设计成本。为了获得成功，客户对于获得更多EDA新功能的要求比以往任何时候都要迫切”，Synopsys 董事长兼首席执行官 Aart de Geus 指出，“本次收购能够使 Synopsys 更快地交付客户所需的新技术，以帮助他们降低设计总成本。”

收入业绩网络广播

此前，Synopsys还报告了第四季度和2011财年的收入数据。此外，Synopsys于太平洋时间11月30日下午两点（美国东部时间下午五点）召开了一个针对分析师和投资者的电话会议，用以回顾公司业绩并讨论并购相关事宜。Synopsys公司网站www.synopsys.com对电话会议进行了网络直播，此外还可拨打+1‑800‑475‑6701（国际电话 +1-320-365-3844）收听会议录音，密码为223781，该录音于太平洋时间11月30日下午四点开始提供。另外，公司网站还提供了电话会议的网络广播回放，此回放于太平洋时间11月30日下午 5:30 左右开始，直到2012年2月份Synopsys宣布2012财年第一季度业绩报告时停止提供。Synopsys 在电话会议结束后，在网站上发布了董事长兼首席执行官 Aart de Geus 和首席财务官 Brian Beattie 的讲话记要。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化 (EDA) 行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权 (IP) 和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列(FPGA) 等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到硅片 (system-to-silicon) 验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城 (山景城)，并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆 http://www.synopsys.com/。

安全港声明及前瞻性声明

本新闻稿包含符合美国联邦证券法规定的前瞻性声明，包括对新思科技Synopsys高管讲话的引用、关于计划收购微捷码设计自动化有限公司（Magma® Design Automation）的陈述、对Synopsys财务结果的预期影响、本计划交易的优势以及Magma的产品和员工与Synopsys产品和员工的整合。前瞻性声明受制于可导致实际结果与本前瞻性声明中明示或默示的结果产生实质性不同的已知和未知的风险以及不确定因素，且不受我们控制。这些风险和不确定因素部分包括：双方及时或圆满完成此次并购的能力；并购完成前的条件满足程度，其中包括确保及时或完全通过监管部门审批的能力以及通过Magma股东认可的能力；诉讼可能性（包括与本交易有关的诉讼）；并购的宣布对Synopsys和Magma各自业务的影响，其中包括客户订单的可能性延期；我们成功运营Magma的业务和技术的能力或将其与我们自身业务和技术实现成功整合的能力，其中包括客户、关键员工、合作伙伴或供应商的潜在流失；新产品带来的不确定的客户需求和支持义务。其它可能发生的风险和不确定因素已在我们最近归档的季度报告10-Q表格的“风险因素”一节中详细列明。Synopsys对本新闻稿中包含的任何前瞻性声明不承担更新义务。

附加信息及获取方式

Magma计划将本次并购的股东委托书在美国证券交易委员会 (SEC) 进行归档。最终的股东委托书将被寄送或分发给Magma股东，委托书包含有关本次并购及相关事宜的重要信息。证券持有人在收到股东委托书后必须仔细阅读本委托书。股东委托书和其它相关材料（当可用时）以及任何其它经Magma提交给SEC的文档，可在SEC网站上免费获取，网址为：www.sec.gov。此外，证券持有人可通过邮件联系Magma的投资者关系部，免费获得股东委托书副本，地址：Magma Design Automation Inc.，1650 Technology Drive, 圣何塞, CA 95110；联系人：投资者关系部。也可直接拨打电话获取，电话号码：408-565-7500。

委托书征集参与者

Synopsys和Magma及其各自的董事和执行官可能被视为本次并购中Magma股东委托书征集过程的参与者。Magma公司董事和执行官的信息在Magma 2011年度股东年会授权的股东委托书中列明，委托书已于2011年7月15日在SEC归档；并在Magma公司截止日期为2011年5月1日的年度报告10-K表格中列明，该年报于2011年8月29日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Magma投资者关系部获得，地址：加利福尼亚州圣何塞，1650 Technology Drive，Magma Design Automation Inc.，邮编：95110，联系人：投资者关系部；或拨打408-565-7500获得；或登录Magma公司网站www.magma-da.com的投资者关系页面获得。Synopsys公司董事和执行官的信息在Synopsys 2011年度股东年会授权的股东委托书中列明，委托书已于2011 年2月10日在SEC归档；并在Synopsys公司截止日期为2010年10月31日的年度报告10-K表格中列明，该年报于2010年12月17日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Synopsys投资者关系部获得，地址：加利福尼亚州山景城，700 East Middlefield Road，Synopsys, Inc.，邮编：94043，联系人：投资者关系部；或登录Synopsys公司网站www.synopsys.com的投资者关系页面获得。有关本次并购过程中委托书征集参与者权益的附加信息将包含在Magma计划在SEC归档的股东委托书中。

###

Synopsys是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

编辑联系方式：
Yvette Huygen
Synopsys, Inc.
650-584-4547
yvetteh@synopsys.com

投资者请联系：
Lisa Ewbank
Synopsys, Inc.
650-584-1901

在线研讨会：应用Synopsys MIPI完整解决方案设计更低功耗、更高性能的移动SOC

数字相机、显示器、RFIC、存储器和芯片与芯片的连通接口中，SoC设计工程师都需要将MIPI协议整合至其中，在此次研讨会中，您将了解到SoC设计工程师对于建立模块和整合的挑战与解决方案。

这个网络研讨会采用全中文录制。

演讲人:

• Haopeng Liu

• FAE

• Synopsys

观看地址：

https://event.on24.com/eventRegistration/prereg/register.jsp?clientid=3001&eventid=367509&sessionid=1&key=CF41469F8BE7EAB057839DB6051F45B4

新思科技 Synopsys LTE/LTE-A系统设计研讨会

加速您的设计、验证和测试
Accelerating Design, Verification and Test of LTE / LTE-A Systems

Synopsys 和Rohde & Schwarz宣布了他们在加速LTE和LTE-A设计及验证方面的合作。

在这次免费的研讨会中，你可以了解如何从这次合作中取到收益。我们从每个解决方案的概述开始，针对专门的使用案例进行讨论，并将介绍Rohde & Schwarz的测试设备与Synopsys仿真技术的结合，以及如何来提供一个最终的解决方案。这次研讨会将采用技术演讲和现场Demo展示相结合的方式。

面向观众:

• 参与基站（eNodeB）或终端（UE）的LTE/LTE-A物理层开发的算法设计师

• 参与LTE/LTE-A基带调制解调器或射频（RF）/模拟前端测试及验证的硬件设计师

• LTE/LTE-A系统设计师

• 从事LTE/LTE-A系统或模型测试的测试工程师

• LTE/LTE-A类项目项目经理

您将获得:

• 了解Rohde& Schwarz和Synopsys解决方案如何加速您的LTE/LTE-A设计、验证和测试任务

• 讨论专门的使用案例，并且了解怎么样用Rohde& Schwarz和Synopsys的解决方案组合来处理它们

演讲人:

• Rohde&Schwarz的产品专家：Lichun Wang

• Synopsys技术市场经理：武波博士

会议日程：

Time	Topic
09:00 – 09:30	Registration
09:30 – 09:45	Welcome
09:45 – 11:00	LTE / LTE-A physical layer design using Synopsys algorithm design solutions (presentation and demonstration)
11:00 – 11:15	Break
11:15 – 12:30	LTE/LTE-A total test solution from Rohde & Schwarz (presentation and demonstration)
12:30 – 14:00	Lunch
14:00 – 15:45	Use cases that combine real-time test equipment and simulation (presentation and demonstration)
15:45 – 16:00	Wrap-up, prize drawing

联系方式:

北京地区	上海地区
2011年9月20日 9:00 – 16:00 北京北辰洲际酒店 ( 北京朝阳区北辰西路8号院4号楼)	2011年9月21日 9:00 – 16:00 上海龙之梦万丽酒店 (上海市长宁区长宁路1018号)
联系人：李柯含 邮件：kehan@synopsys.com 电话：010-5986 0682	联系人：仲蔚 邮件：Wei.Zhong@synopsys.com 电话：021-2307 2297

Synopsys 2011 用户大会暨技术研讨会

北京

日期：2011年8月22日（星期一）
地点：北京香格里拉饭店 一层大宴会厅
地址：北京市紫竹院路29号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech – Jay Min, Samsung VP of foundry business(Ballroom, 1F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Ballroom II, 1F)		Time to Market solutions (Ballroom III, 1F)		SNUG Award Paper (Lotus, 2F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (Event center)	11:30-1:00pm	Lunch (Event center)	11:45-1:00pm	Lunch (Event center)	11:50-1:00pm	Lunch (Event center)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom, 1F)

联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

——————————————————————————————————————————————————————-

上海

时间：2011年8月24日（星期三）
地点：上海龙之梦丽晶大酒店 四层大宴会厅
地址：上海市长宁区延安西路1116号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 4F)
9:30-10:00am	Eco-system partner Keynote speech: 陈家湘/C.H.Chen, 台积电(中国)总经理/President (Ballroom, 4F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom A, 4F)		Discovery (Banyan+Maple, 4F)		Time to Market solutions (Ballroom B, 4F)		SNUG Award Paper (Ballroom C, 4F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: Hspice	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (2F)	11:30-1:00pm	Lunch (2F)	11:45-1:00pm	Lunch (2F)	11:50-1:00pm	Lunch (2F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom A, 4F)
R&D Night – Shanghai only
6:45-8:45pm	R&D Night (Ballroom B+C, 4F)

联系人：仲蔚
邮件：Wei.Zhong@synopsys.com
电话：021-2307 2297

——————————————————————————————————————————————————————-

深圳

日期：2011年8月30日（星期二）
地点：深圳威尼斯皇冠假日酒店 一层大宴会厅
地址：深圳市华侨城深南大道9026号

日程安排：

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Don Chan, Synopsys Vice President of Corporate Applications Engineering (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech (Ballroom, 1F)
10:00-10:15am	SNUG Award ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Roma, 1F)		Time to Market solutions (Tivoli, 3F)
10:30-11:50am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim
				11:25-11:45am	AMSG: Demo
11:15-1:00pm	Lunch (1F)	11:30-1:00pm	Lunch (1F)	11:45-1:00pm	Lunch (1F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:15-2:00pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:20pm	Lynx Success story
		3:15-3:45pm	New SystemVerilog VIP	2:20-3:00pm	Lynx Demo
4:00-4:15pm	Break	3:45-4:00pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)
		5:15-6:00pm	Mixed-Abstraction Verification
6:00-5:45pm	Conclusion & Prize Draw

联系人：王懿
邮件：jojowang@synopsys.com
电话：0755-82519830

系统至硅片验证解决方案研讨会

Synopsys System-to-Silicon Verification Solution Seminar

研讨会简介：

现在，半导体和电子设计尺寸要求和复杂程度的不断提升，给验证工作带来了越来越严苛的挑战。而最新的技术和设计方法学可以保证设计成果的高效质量。本次研讨会将会向观众展示，通过使用Synopsys最领先的系统级和功能验证工具、模型和服务，同时解决硬件和软件设计流程的挑战，提升整个项目团队的工作效率。此外，我们将带来Synopsys系统至硅片验证解决方案的详细介绍和Demo演示，以及客户运用该解决方案的成功案例，以解决其复杂设计和验证挑战。

会议日程：

Time	Topic
9:30-10:00	Registration
10:00-10:30	Welcome and S2S Overview
10:30-11:30	Functional (VCS)
11:30-12:30	Block Creation
12:30-13:30	Lunch
13:30-14:15	FPGA-based Prototyping
14:15-15:00	Platform Architect
15:00-15:15	Break
15:15-16:15	Virtual Prototyping
16:15-16:30	Raffle and Close

联系方式

北京地区

日期：2011年6月21日
地点：北京北辰洲际酒店，二层
地址：北京市朝阳区北辰西路8号院4号楼

联系人：戴景雯
电话：010-5986 0651
邮件：jwdai@synopsys.com

上海地区

日期：2011年6月23日
地点：上海证大丽笙酒店，二层
地址：上海市浦东新区迎春路1199号

报名联系人：仲蔚
电话：021-2307 2297
邮件：Wei.Zhong@synopsys.com

深圳地区

日期：2011年6月24日
地点：深圳福田香格里拉大酒店
地址：深圳福田区益田路4088号

报名联系人：王懿
电话：0755-82519830
邮件：jojowang@synopsys.com

Next Page »

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球