• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

Synopsys 2010 用户大会暨技术研讨会

北京

日期：2010年8月9日（星期一）
地点：北京香格里拉饭店 一层大宴会厅
地址：北京市紫竹院路29号

日程安排:

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-9:45	Keynote Speech by Frank Lee —– Synopsys Vice President
9:45-10:15	Guest Speech by Roger Luo —–TSMC China Country Manager
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		SNUG Award Paper		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview	10:45-11:15	Overview	10:45-11:30	SNUG Paper Presentation 1	10:45-11:45	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing	10:45-11:45	Discovery Verification Platform Overview
		11:15-12:00	Low Power Verification Update	11:30-12:15	SNUG Paper Presentation 2
11:45-13:00	Lunch	12:00-13:00	Lunch	12:15-13:15	Lunch	11:45-13:00	Lunch	11:45-13:00	Lunch
12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo
13:00-14:00	RTL Synthesis & TEST	13:00-14:30	Low Power Implementation Update	13:15-14:00	SNUG Paper Presentation 3	13:00-14:00	Definition Multimedia Interface – Understanding HDMI 1.4	13:00-15:00	VCS Product Update
14:00-14.:45	Signoff (STA, SI, Extraction)	14:30-15:00	Visual UPF GUI	14:00-14:45	SNUG Paper Presentation 4	14:00-15:00	In-system Calibration for High-Speed DDR Interface IP
14:45-15:00	Break	15:00-15:15	Break	14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components	15:15-15:45	Analog & Mixed-Signal Circuit Simulation Update	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60	15:15-16:00	Verification Methodology Update
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure			15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds	16:15-17:00	Magellan Product Update
17:00-17:15	Lucky draw

 

联系人：戴景雯
邮件：jwdai@synopsys.com
电话：010-5986 0651

——————————————————————————————————————————————————————-

上海

时间：2010年8月11日（星期三）
地点：上海龙之梦丽晶大酒店 四层大宴会厅
地址：上海市长宁区延安西路1116号

日程安排:

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-9:45	Keynote Speech by Frank Lee —– Synopsys Vice President
9:45-10:15	Guest Speech by Fu Hui —– Managing director of Infineon Technologies Xi’an Co., Ltd
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		SNUG Award Paper		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview	10:45-11:15	Overview	10:45-11:30	SNUG Paper Presentation 1	10:45-11:45	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing	10:45-11:45	Discovery Verification Platform Overview
		11:15-12:00	Low Power Verification Update	11:30-12:15	SNUG Paper Presentation 2
11:45-13:00	Lunch	12:00-13:00	Lunch	12:15-13:15	Lunch	11:45-13:00	Lunch	11:45-13:00	Lunch
12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo
13:00-14:00	RTL Synthesis & TEST	13:00-14:30	Low Power Implementation Update	13:15-14:00	SNUG Paper Presentation 3	13:00-14:00	Definition Multimedia Interface – Understanding HDMI 1.4	13:00-15:00	VCS Product Update
14:00-14.:45	Signoff (STA, SI, Extraction)	14:30-15:00	Visual UPF GUI	14:00-14:45	SNUG Paper Presentation 4	14:00-15:00	In-system Calibration for High-Speed DDR Interface IP
14:45-15:00	Break	15:00-15:15	Break	14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components	15:15-15:45	Analog & Mixed-Signal Circuit Simulation Update	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60	15:15-16:00	Verification Methodology Update
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure			15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds	16:15-17:00	Magellan Product Update
17:00-17:15	Lucky draw
18:00-20:00	R&D night

 

联系人：刘佳
邮件：jialiu@synopsys.com
电话：021-2307 2082

——————————————————————————————————————————————————————-

深圳

日期：2010年8月13日（星期五）
地点：深圳威尼斯皇冠假日酒店 一层大宴会厅
地址：深圳市华侨城深南大道9026号

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-10:15	Keynote Speech by Frank Lee —– Synopsys Vice President
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview	10:45-11:15	Overview	10:45-11:45	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing	10:45-11:45	Discovery Verification Platform Overview
		11:15-12:00	Low Power Verification Update
11:45-13:00	Lunch	12:00-13:00	Lunch	11:45-13:00	Lunch	11:45-13:00	Lunch
12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo	12:30	Lynx Demo
13:00-14:00	RTL Synthesis & TEST	13:00-14:30	Low Power Implementation Update	13:00-14:00	Definition Multimedia Interface – Understanding HDMI 1.4	13:00-15:00	VCS Product Update
14:00-14.:45	Signoff (STA, SI, Extraction)	14:30-15:00	Visual UPF GUI	14:00-15:00	In-system Calibration for High-Speed DDR Interface IP
14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60	15:15-16:00	Verification Methodology Update
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure	15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds	16:15-17:00	Magellan Product Update
17:00-17:15	Lucky draw

 

联系人：王懿
邮件：jojowang@synopsys.com
电话：0755-82519830

Synopsys 2010中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 3月31日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2.  Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：6月30日）
5.  Synopsys 2010年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

Synopsys用户大会暨技术研讨会

ASIC原型验证理念和解决方案高级研讨会

日期及地点：
日期：2009年3月26日（星期四）
地址：国家集成电路设计 成都产业化基地

日程安排：

时间	内容	讲演者
13:00-13:30	签到
13:30-13:40	欢迎致辞	Jimmy Chen—SBG Asia Product Director
13:40-14:15	Confirma原型验证系统概述	Jimmy Chen—SBG Asia Product Director
14:15-15:15	HAPS演示和HAPS设计流程介绍	Leo Zhang—Sr.AC
15:15-15:30	休息
15:30-16:30	FPGA设计流程即综合调试工具介绍	Leo Zhang—Sr.AC
16:30-17:15	ESL设计工具概述	Leo Zhang—Sr.AC
17:15-17:30	问答及抽奖

联系方式：
联系人：张慧敏小姐
邮件：hmzhang@synopsys.com
电话：010-5986 0653
传真：010-5986 0610

Eclypse低功耗解决方案专题研讨会

介绍UPF和低功耗前端流程

此次为期一天的专题研讨会将向与会者介绍统一功耗设计描述语言（UPF），以及如何在采用了先进低功耗设计的方案中规划、验证和实现功耗设计意图。本次专题研讨会将讨论通过采用UPF来描述功率设计意图，以执行多电压/关断电源设计方案的功能验证、综合以及静态验证的方法。研讨会将包括一些实际动手的练习以验证在一项实际设计方案中应用UPF的案例。

请注意：本研讨会旨在让与会者了解UPF运用。与会者可以获得有关如何通过采用UPF来运用先进低功耗设计技巧的应用知识，而且能够认识到使用这些技巧在实现和验证过程中的意义。

参加人员：
那些想要了解UPF语言以及UPF如何应用于先进低功耗设计的前端验证以及实现的设计、验证和CAD工程师或技术经理。

北京办事处	上海办事处	深圳产业化基地
2009年3月31日 9:30am-5:30pm	2009年3月30日 9:30am-5:30pm	2009年3月31日 9:30am-5:30pm
报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711	报名联系人：仲蔚 邮件：weiz@synopsys.com 电话：021-2307 2297 地址：长宁区长宁路1027号兆丰广场16层	报名联系人：王懿 邮件：jojowang@synopsys.com 电话：0755-8251 9830 地址：深圳高新区中区科技中二路软件园四栋六楼东

3GPP LTE(长期演进)简介

物理层算法的设计及验证

概述

3GPP LTE（长期演进）已经成为未来移动通信系统的事实标准。此一新标准目前也被称为4G，其特征体现在高数据率和低延迟，并采用了基于分组的协议。倘若欧洲、美国和亚洲都采用3G LTE，它也将成为第一个真正意义上的全球统一的标准。2008年12月11日，Release 8已经定名为LTE的最终功能规格。

与会者将了解到3G LTE标准的Release 8内所确定的LTE物理层调制和编码方案。研讨会将对对多项核心物理层技术进行展示，如OFDM、SC-FDMA和MIMO及其在LTE内的应用。

本次研讨会采用报告和演示相结合的形式，主要特色体现在采用Synopsys的System Studio和Steepest Accent的LTE物理层模型库来举例说明所展示的各项概念。

本次由Synopsys和Steepest Accent联合举办的研讨会可免费参加，但与会者需要预先登记。

参加人员

本研讨会适合所有希望了解3GPP LTE系统物理层所涉及的技术和制程的所有工程设计、技术营销以及技术管理人员。

预备知识

本研讨会经过精心设计，旨在向广大的工程技术及项目管理人员深入浅出地展示与无线移动系统物理层算法有较多关联的复杂数学理论。为了更好的从此次研讨会获益，建议与会者掌握以下知识：

• DSP的基本原理

• 数字通信系统的基本知识

• 学士水准的数学知识

日程安排

Time	Topic
08:30 – 09:00	Welcome and Registration
09:00 – 09:30	Introduction to 3GPP LTE
09:30 – 10:30	OFDM Overview
10:30 – 10:45	Coffee Break
10:45 – 11:15	MIMO Overview
11:15 – 11:45	LTE Physical Resources
11:45 – 12:45	OFDM Practical Demonstration
12:45 – 13:45	Lunch
13:45 – 15:00	LTE Downlink
15:00 – 15:15	Coffee Break
15:15 – 16:15	LTE Uplink
16:15 – 17:15	Physical Layer Simulation: Overview and Demonstration
17:15 – 17:30	Wrap-Up

联系方式

北京地区	上海地区
2009年3月24日(星期二) 北京丽亭华苑酒店 ( 北京海淀区知春路25号)	2009年3月26日(星期四) 上海龙之梦万丽酒店 (上海长宁路1018号10楼)
联系人：张慧敏小姐 邮件：hmzhang@synopsys.com 电话：010-59860653 传真：010-59860610	联系人：仲蔚小姐 邮件：weiz@synopsys.com 电话：021-23072297 传真：021-52414564

Eclypse低功耗解决方案专题讲座

- UPF和低功耗后端流程

本次为期一天的专题讲座将介绍统一功耗设计描述语言(UPF)，以及如何在采用了先进低功耗设计技术的设计方案进行物理实现时运用UPF。

本次讲座内容包括使用UPF来确定功率设计意图，如何在floorplan时考虑多电压和断电模式，自动完成电源网络的综合和分析，单元的布局，时钟树综合以及全芯片的布线，以及Sign-off分析的方法。Sign-off分析包括了并发时序和功率分析以及最终门电路静态校验。

本次专题讲座将包括一些实际动手的试验，帮助大家在Synopsys后端工具IC Compiler中使用UPF完成一个真正low power的设计。

具体的时间安排如下：

Schedule	Title
09:30 – 10:45	Overview, Intro to UPF and Methodology
10:45 – 11:15	Backend Design Initialization
11:15 – 11:30	Break
11:30 – 12:30	PNS/PNA
12:30 – 13:30	Lab & Lunch
13:30 – 14:30	Placement, CTS, and Routing
14:30 – 15:00	Lab
15:00 – 16:00	Signoff STA, Power, and Static Checking
16:00 – 17:00	Lab

目标听众：应用先进低功耗设计技术进行后端物理实现以及Sign-off的设计、验证及负责CAD的技术经理或工程师。

北京办事处	上海办事处
2009年3月11日 9:30am-5:00pm	2009年3月9日 9:30am-5:00pm
报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711	联系人：仲蔚 邮件：weiz@synopsys.com 电话：021-2307 2297 地址：长宁区长宁路1027号兆丰广场16层

自动快速原型-为你的ASIC项目降低成本、提升竞争力

参加人员

开发复杂ASIC的半导体或系统公司的工程经理们

内容

为时半天的研讨会将探讨ASIC硬件和软件开发经理们目前所面临的经济方面的、技术方面的诸多挑战，也将研讨新思科技所提供的解决方案。新思科技的专家将着重介绍新型自动快速原型系统如何帮助您降低成本并快速完成系统验证和软件开发，同时还将探讨未来快速原型的方向。其后是本地一位芯片开发经理的演讲，演示其在最近一个项目中采用自动快速原型的情况。最后是问答和自由交流时间。

日程安排

1:30-:200	Q&A, Lucky Draw
2:00-2:45	Introduction: The Economic & Technical Challenges of ASIC HW/SW Verification and Overview of Synopsys’ Software to Silicon Verification Solution
2:45-3:30	Confirma Introduction: Reducing Costs and Improving Schedules for ASIC HW/SW Verification with Automated Rapid Prototyping
3:30-4:15	Synopsys Technology Outlook: Evolving Software/System Validation Challenges and Solutions
4:15-5:00	Customer Keynote: Case study of rapid prototyping for ASIC HW/SW validation
5:00-5:15	Q&A, Lucky Draw

联系方式

北京地区

2009年2月9日(星期一)
1:30 pm – 5:30 pm
北京丽亭华苑酒店 ( 北京海淀区知春路25号)

联系人：张慧敏小姐
邮件：hmzhang@synopsys.com
电话：010-59860653
传真：010-59860610

上海地区

2009年2月10日(星期二)
1:30 pm – 5:30 pm
上海龙之梦万丽酒店 (上海长宁路1018号10楼)

联系人：仲蔚小姐
邮件：weiz@synopsys.com
电话：021-23072297
传真：021-52414564

海阔凭鱼跃 天高任鸟飞－－Synopsys 2009中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 2月28日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2. Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：4月20日）
5. Synopsys 2009年中国用户大会及颁奖仪式将于5月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

Synopsys全面收购Synplicity公司

尊敬的客户：您好！

在这里我们跟您分享一个令人激动的消息， Synopsys®公司与Synplicity®, Inc.已签署一份有关收购的最终协议。我们在此致函给您，意在说明此项协议对于您、以及您与 Synopsys 或Synplicity公司长期合作关系的意义。

Synopsys公司是电子设计自动化（EDA）领域的全球领导者，为全球电子市场提供半导体设计和制造方面的软件、知识产权（IP）和服务。Synplicity公司是一家提供创新型现场可编程门阵列（FPGA）及集成电路设计和验证解决方案的全球领先企业，其产品主要针对通信、军事/航天、半导体、消费、计算机和其它电子应用市场。

完成此次收购后，Synopsys将进一步扩展技术产品系列及销售渠道。Synopsys将保留Synplicity品牌并继续大力拓展FPGA和快速原型设计业务。原Synplicity总裁兼首席执行官Gary Meyers将成为Synopsys的总经理之一。Synplicity的共同创始人、副总裁兼首席技术官Ken McElva也将继续负责研发相应的系统解决方案。我们相信，通过有机整合两家公司在集成电路设计和验证、现场可编程门阵列（FPGA）等领域的技术和解决方案，双方面的客户都将从中获得巨大的收益。

从2008年5月30日开始，原Synplicity中国的代表处将移入Synopsys北京和上海办公室。您如果需要咨询产品销售方面的信息，请致电Synopsys北京、上海及深圳的销售办公室:
Synopsys北京联系电话：(010) 59860600
Synopsys上海联系电话：(021) 32204540
Synopsys深圳联系电话：(0755) 82519800

现有用户的Synplicity产品的技术支持也将合并入Synopsys的售后支持体系，您可通过以下方式获得及时的帮助:
热线电话: 800-820-0284
邮 件: prchelp@synopsys.com
或与您的客户经理联络.

无论过去还是将来，客户的成功都是我们企业文化中最重要的组成部分。我们将继续履行对客户的承诺，保证您与Synopsys的合作在未来得到充分的保护，并得到进一步的升华。请相信，我们将始终不渝地继续努力创新，为您已经采用的解决方案提供强有力的支持，并推出更新更好的技术、产品和服务。

祝工作顺利、成功！

Synopsys中国
2008年5月

Next Page »

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球