• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

在线研讨会：针对嵌入式应用的DesignWare ARC EM 32位处理器系列简介

在线点播

Synopsys邀请您参加此次在线点播研讨会，将介绍针对嵌入式应用的Designware® ARC® EM 32位处理器系列的最新信息。

本次在线研讨会将讨论如何使用新的ARC EM处理器系列，对以下高阶处理器性能进行开发：

• 性能、功耗和片上面积的最佳平衡

• 超过1.5 DMPS/MHz的高性能需求

• 基于28nm，低于2uW/DMIPS的功耗要求

SoC和ASIC软硬件工程师，项目经理，都应参与此次在线研讨会，以获取更多信息。

关于ARC EM处理器系列：

新的DesignWare ARC EM4 和EM6 处理器内核可提供超过现有ARC内核性能25%的更高性能水平，并基于原有水平减少了15%的片上面积和功耗。设计师在使用ARC EM处理器的时候，将可以感受到这些更高性能所带来的更长电池寿命和更低系统消耗。ARC EM4 和EM6 处理器是第一颗基于新的ARCv2指令集架构（ISA）和流水线的内核。

如果您无法点击，请复制以下地址到您的浏览器中，进行观看：

https://event.on24.com/eventRegistration/prereg/register.jsp?eventid=449809&sessionid=1&key=A754CF88FE64AEFD4769F3792487DC11

海阔凭鱼跃 天高任鸟飞—Synopsys 2012中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同时，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 4月30日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2. Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：6月30日）
5. Synopsys 2011年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

新思科技Synopsys FPGA原型验证方法学研讨会

FPGA-Based Prototyping Methodology Workshop

参与者将得到Synopsys与Xilinx公司合作出版的《FPGA原型验证方法学手册》

上海

时间：2月22日13：30 – 17：30
地点：Synopsys上海办公室（上海长宁区长宁路1027号兆丰广场16层）

北京

时间：2月24日 13：30 – 17：30
地点： Synopsys北京办公室（海淀区科学院南路2号融科咨询中心A座7层北翼）

新思科技Synopsys FPGA原型验证方法学研讨会，是针对从事FPGA原型验证项目工程师的一次动手实践研讨会，参与此次动手课程，您将有机会学习到：

• 由《FPGA原型化方法学手册》作者带来的设计原型验证的最佳实践经验
• 提高原型验证技巧的动手实验
• 由Synopsys，Xilinx，National Instrument现场演示的原型验证Demo。
• 针对SOC设计的原型验证集成经验

日程安排：

• 13:30 – Registration
• 14:00 – Keynote: Best Practices in Design-for-Prototyping  (Doug Amos, Synopsys Co-Author: FPMM)
• 15:00 – User Experience in FPGA-based Prototyping
• 15:20 – Break: Demos and networking with other prototypers
• 15:45 – Hands-on lab: FPMM in action
• 17:00 – Wrap-up: Design-for-Prototyping and the Future
• 17:15 – Feedback and Prize Draw

了解或下载更多有关《FPGA验证方法学》，请登陆www.synopsys.com/fpmm

免费参与动手课程，座位有限！

报名方式：请通过以下联系方式电话/发送邮件报名。

上海地区联系人：刘佳
邮件：jialiu@synopsys.com
电话：021-23072082

北京联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

在线研讨会：应用Synopsys MIPI完整解决方案设计更低功耗、更高性能的移动SOC

数字相机、显示器、RFIC、存储器和芯片与芯片的连通接口中，SoC设计工程师都需要将MIPI协议整合至其中，在此次研讨会中，您将了解到SoC设计工程师对于建立模块和整合的挑战与解决方案。

这个网络研讨会采用全中文录制。

演讲人:

• Haopeng Liu

• FAE

• Synopsys

观看地址：

https://event.on24.com/eventRegistration/prereg/register.jsp?clientid=3001&eventid=367509&sessionid=1&key=CF41469F8BE7EAB057839DB6051F45B4

新思科技 Synopsys LTE/LTE-A系统设计研讨会

加速您的设计、验证和测试
Accelerating Design, Verification and Test of LTE / LTE-A Systems

Synopsys 和Rohde & Schwarz宣布了他们在加速LTE和LTE-A设计及验证方面的合作。

在这次免费的研讨会中，你可以了解如何从这次合作中取到收益。我们从每个解决方案的概述开始，针对专门的使用案例进行讨论，并将介绍Rohde & Schwarz的测试设备与Synopsys仿真技术的结合，以及如何来提供一个最终的解决方案。这次研讨会将采用技术演讲和现场Demo展示相结合的方式。

面向观众:

• 参与基站（eNodeB）或终端（UE）的LTE/LTE-A物理层开发的算法设计师

• 参与LTE/LTE-A基带调制解调器或射频（RF）/模拟前端测试及验证的硬件设计师

• LTE/LTE-A系统设计师

• 从事LTE/LTE-A系统或模型测试的测试工程师

• LTE/LTE-A类项目项目经理

您将获得:

• 了解Rohde& Schwarz和Synopsys解决方案如何加速您的LTE/LTE-A设计、验证和测试任务

• 讨论专门的使用案例，并且了解怎么样用Rohde& Schwarz和Synopsys的解决方案组合来处理它们

演讲人:

• Rohde&Schwarz的产品专家：Lichun Wang

• Synopsys技术市场经理：武波博士

会议日程：

Time	Topic
09:00 – 09:30	Registration
09:30 – 09:45	Welcome
09:45 – 11:00	LTE / LTE-A physical layer design using Synopsys algorithm design solutions (presentation and demonstration)
11:00 – 11:15	Break
11:15 – 12:30	LTE/LTE-A total test solution from Rohde & Schwarz (presentation and demonstration)
12:30 – 14:00	Lunch
14:00 – 15:45	Use cases that combine real-time test equipment and simulation (presentation and demonstration)
15:45 – 16:00	Wrap-up, prize drawing

联系方式:

北京地区	上海地区
2011年9月20日 9:00 – 16:00 北京北辰洲际酒店 ( 北京朝阳区北辰西路8号院4号楼)	2011年9月21日 9:00 – 16:00 上海龙之梦万丽酒店 (上海市长宁区长宁路1018号)
联系人：李柯含 邮件：kehan@synopsys.com 电话：010-5986 0682	联系人：仲蔚 邮件：Wei.Zhong@synopsys.com 电话：021-2307 2297

Synopsys 2011 用户大会暨技术研讨会

北京

日期：2011年8月22日（星期一）
地点：北京香格里拉饭店 一层大宴会厅
地址：北京市紫竹院路29号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech – Jay Min, Samsung VP of foundry business(Ballroom, 1F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Ballroom II, 1F)		Time to Market solutions (Ballroom III, 1F)		SNUG Award Paper (Lotus, 2F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (Event center)	11:30-1:00pm	Lunch (Event center)	11:45-1:00pm	Lunch (Event center)	11:50-1:00pm	Lunch (Event center)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom, 1F)

联系人：李柯含
邮件：kehan@synopsys.com
电话：010-5986 0682

——————————————————————————————————————————————————————-

上海

时间：2011年8月24日（星期三）
地点：上海龙之梦丽晶大酒店 四层大宴会厅
地址：上海市长宁区延安西路1116号

日程安排:

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Aart de Geus, Synopsys Chairman and CEO (Ballroom, 4F)
9:30-10:00am	Eco-system partner Keynote speech: 陈家湘/C.H.Chen, 台积电(中国)总经理/President (Ballroom, 4F)
10:00-10:15am	SNUG Award Ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom A, 4F)		Discovery (Banyan+Maple, 4F)		Time to Market solutions (Ballroom B, 4F)		SNUG Award Paper (Ballroom C, 4F)
10:30-11:15am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: Hspice	10:30-11:10am	SNUG Paper #1
				11:25-11:45am	AMSG: Demo	11:10-11:50am	SNUG Paper #2
11:15-1:00pm	Lunch (2F)	11:30-1:00pm	Lunch (2F)	11:45-1:00pm	Lunch (2F)	11:50-1:00pm	Lunch (2F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:00-1:20pm	Lynx Success story	1:00-1:40pm	SNUG Paper #3
				1:20-2:00pm	Lynx Demo	1:40-2:20pm	SNUG Paper #4
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:45pm	IP: MIPI	2:20-3:00pm	SNUG Paper #5
				2:45-3:25pm	IP: DDR
		3:15-3:45pm	New SystemVerilog VIP	3:25-3:55pm	IP: USB 3.0
4:00-4:15pm	Break	3:45-4:00pm	Break	3:55-4:10pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification	4:10-4:35pm	IP: HDMI
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)	4:35-5:35pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
		5:15-5:45pm	Mixed-Abstraction Verification
6:00-6:15pm	Conclusion & Prize Draw (Ballroom A, 4F)
R&D Night – Shanghai only
6:45-8:45pm	R&D Night (Ballroom B+C, 4F)

联系人：仲蔚
邮件：Wei.Zhong@synopsys.com
电话：021-2307 2297

——————————————————————————————————————————————————————-

深圳

日期：2011年8月30日（星期二）
地点：深圳威尼斯皇冠假日酒店 一层大宴会厅
地址：深圳市华侨城深南大道9026号

日程安排：

8:15-8:45am	Registration
8:45-9:30am	Welcome – Robert Li, Synopsys China Country ManagerKeynote – Don Chan, Synopsys Vice President of Corporate Applications Engineering (Ballroom, 1F)
9:30-10:00am	Eco-system partner Keynote speech (Ballroom, 1F)
10:00-10:15am	SNUG Award ceremony (Ballroom, 1F)
10:15-10:30am	Break
Galaxy (Ballroom I, 1F)		Discovery (Roma, 1F)		Time to Market solutions (Tivoli, 3F)
10:30-11:50am	Galaxy Overview	10:30-11:30am	Functional Verification Overview	10:30-11:25am	AMSG: CustomSim
				11:25-11:45am	AMSG: Demo
11:15-1:00pm	Lunch (1F)	11:30-1:00pm	Lunch (1F)	11:45-1:00pm	Lunch (1F)
1:00-2:15pm	RTL Synthesis & Test Overview	1:00-2:15pm	VCS Update	1:15-2:00pm	ARM tutorial: Enabling Delivery of High-Performance ARM Cortex-A Series Processor Cores
2:15-4:00pm	Physical Design & Verification	2:15-3:15pm	Advanced Verification Technologies	2:00-2:20pm	Lynx Success story
		3:15-3:45pm	New SystemVerilog VIP	2:20-3:00pm	Lynx Demo
4:00-4:15pm	Break	3:45-4:00pm	Break
4:15-6:00pm	Signoff	4:00-4:45pm	Low Power Verification
		4:45-5:15pm	Methodology Update (UVM, VMM, etc)
		5:15-6:00pm	Mixed-Abstraction Verification
6:00-5:45pm	Conclusion & Prize Draw

联系人：王懿
邮件：jojowang@synopsys.com
电话：0755-82519830

系统至硅片验证解决方案研讨会

Synopsys System-to-Silicon Verification Solution Seminar

研讨会简介：

现在，半导体和电子设计尺寸要求和复杂程度的不断提升，给验证工作带来了越来越严苛的挑战。而最新的技术和设计方法学可以保证设计成果的高效质量。本次研讨会将会向观众展示，通过使用Synopsys最领先的系统级和功能验证工具、模型和服务，同时解决硬件和软件设计流程的挑战，提升整个项目团队的工作效率。此外，我们将带来Synopsys系统至硅片验证解决方案的详细介绍和Demo演示，以及客户运用该解决方案的成功案例，以解决其复杂设计和验证挑战。

会议日程：

Time	Topic
9:30-10:00	Registration
10:00-10:30	Welcome and S2S Overview
10:30-11:30	Functional (VCS)
11:30-12:30	Block Creation
12:30-13:30	Lunch
13:30-14:15	FPGA-based Prototyping
14:15-15:00	Platform Architect
15:00-15:15	Break
15:15-16:15	Virtual Prototyping
16:15-16:30	Raffle and Close

联系方式

北京地区

日期：2011年6月21日
地点：北京北辰洲际酒店，二层
地址：北京市朝阳区北辰西路8号院4号楼

联系人：戴景雯
电话：010-5986 0651
邮件：jwdai@synopsys.com

上海地区

日期：2011年6月23日
地点：上海证大丽笙酒店，二层
地址：上海市浦东新区迎春路1199号

报名联系人：仲蔚
电话：021-2307 2297
邮件：Wei.Zhong@synopsys.com

深圳地区

日期：2011年6月24日
地点：深圳福田香格里拉大酒店
地址：深圳福田区益田路4088号

报名联系人：王懿
电话：0755-82519830
邮件：jojowang@synopsys.com

海阔凭鱼跃 天高任鸟飞—Synopsys 2011中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同时，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 4月30日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2.  Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：6月30日）
5.  Synopsys 2011年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

Synopsys 2010 用户大会暨技术研讨会

北京

日期：2010年8月9日（星期一）
地点：北京香格里拉饭店 一层大宴会厅
地址：北京市紫竹院路29号

日程安排:

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-9:45	Keynote Speech by Frank Lee —– Synopsys Vice President
9:45-10:15	Guest Speech by Roger Luo —–TSMC China Country Manager
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		SNUG Award Paper		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview (Eddie Hsu)	10:45-11:15	Overview (Larry Vivolo)	10:45-11:30	基于Magellan的eDram控制器验证 (Hisilicon)	10:45-11:30	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing (Haoping Liu)	10:45-11:45	Discovery Verification Platform Overview (Albert Chiang)
		11:15-12:00	Low Power Verification Update (Krishna Balachandran)	11:30-12:15	Physical Verification in 65nm Design (Leadcore)	11:30-12:15	Definition Multimedia Interface – Understanding HDMI 1.4 (Tom Liu)
11:45-13:00	Lunch	12:00-13:00	Lunch	12:15-13:15	Lunch	12:15-13:15	Lunch	11:45-13:00	Lunch
12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo
13:00-14:00	RTL Synthesis & TEST (Alvin Hsu)	13:00-14:30	Low Power Implementation Update (BJ: Li Ang/Zhizhong) (SH: Qiuer/David) (SZ: Kenny)	13:15-14:00	低功耗验证解决方案 (Vimicro Corporation)	13:15-14:00	In-system Calibration for High-Speed DDR Interface IP (Fong Li)	13:00-15:00	VCS Product Update (Albert Chiang)
14:00-14.:45	Signoff (STA, SI, Extraction) (Jack Ting)	14:30-15:00	Visual UPF GUI (Larry Vivolo)	14:00-14:45	Using Multi-Bit Flip-Flop for Clock Power Saving by DesignCompiler (Faraday Technology Corporation)	14:00-15:00	System Design Overview: from Concept to Implementation (BJ/SH:William Lock) (SZ: Zhizhi/Xiaowei)
14:45-15:00	Break	15:00-15:15	Break	14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification (Dan Huang/Siao Lung Hwang)	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components (Jay Chiang)	15:15-16:30	Analog & Mixed-Signal Circuit Simulation Update (Peter Wang)	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60 (Neil Songcuan)	15:15-16:00	Verification Methodology Update (Albert Chiang)
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure (Jack Ting)			15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds (Neil Songcuan)	16:15-17:00	Magellan Product Update (Krishna Balachandran)
17:00-17:15	Lucky draw

 

联系人：戴景雯
邮件：jwdai@synopsys.com
电话：010-5986 0651

——————————————————————————————————————————————————————-

上海

时间：2010年8月11日（星期三）
地点：上海龙之梦丽晶大酒店 四层大宴会厅
地址：上海市长宁区延安西路1116号

日程安排:

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-9:45	Keynote Speech by Frank Lee —– Synopsys Vice President
9:45-10:15	Guest Speech by Fu Hui —– Managing director of Infineon Technologies Xi’an Co., Ltd
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		SNUG Award Paper		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview (Eddie Hsu)	10:45-11:15	Overview (Larry Vivolo)	10:45-11:30	深亚微米SoC晶体管级静态时序分析与建模 (National High Performance IC (Shanghai) Design Center)	10:45-11:30	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing (Haoping Liu)	10:45-11:45	Discovery Verification Platform Overview (Albert Chiang)
		11:15-12:00	Low Power Verification Update (Krishna Balachandran)	11:30-12:15	基于Synopsys CHIPit平台的数字全高清视频N2M芯片事务级验证 (Pixelworks)	11:30-12:15	Definition Multimedia Interface – Understanding HDMI 1.4 (Tom Liu)
11:45-13:00	Lunch	12:00-13:00	Lunch	12:15-13:15	Lunch	12:15-13:15	Lunch	11:45-13:00	Lunch
12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo
13:00-14:00	RTL Synthesis & TEST (Alvin Hsu)	13:00-14:30	Low Power Implementation Update (BJ: Li Ang/Zhizhong) (SH: Qiuer/David) (SZ: Kenny)	13:15-14:00	Minimizing Clock Latency with IC Compiler (Brite Semiconductor)	13:15-14:00	In-system Calibration for High-Speed DDR Interface IP (Fong Li)	13:00-15:00	VCS Product Update (Albert Chiang)
14:00-14.:45	Signoff (STA, SI, Extraction) (Jack Ting)	14:30-15:00	Visual UPF GUI (Larry Vivolo)	14:00-14:45	PVE验证解决方案 (Vimicro Corporation)	14:00-15:00	System Design Overview: from Concept to Implementation (BJ/SH:William Lock) (SZ: Zhizhi/Xiaowei)
14:45-15:00	Break	15:00-15:15	Break	14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification (Dan Huang/Siao Lung Hwang)	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components (Jay Chiang)	15:15-16:30	Analog & Mixed-Signal Circuit Simulation Update (Peter Wang)	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60 (Neil Songcuan)	15:15-16:00	Verification Methodology Update (Albert Chiang)
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure (Jack Ting)			15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds (Neil Songcuan)	16:15-17:00	Magellan Product Update (Krishna Balachandran)
17:00-17:15	Lucky draw
18:00-20:00	R&D night

 

联系人：刘佳
邮件：jialiu@synopsys.com
电话：021-2307 2082

——————————————————————————————————————————————————————-

深圳

日期：2010年8月13日（星期五）
地点：深圳威尼斯皇冠假日酒店 一层大宴会厅
地址：深圳市华侨城深南大道9026号

8:30-9:00	Registration
9:00-9:15	Opening by Robert Li —– Synopsys China Country Manager
9:15-10:15	Keynote Speech by Frank Lee —– Synopsys Vice President
10:15-10:30	SNUG Award Ceremony
10:30-10:45	Break
Galaxy		Low Power		IP and Prototyping		Verification
10:45-11:45	IC Design Challenges & Galaxy Overview (Eddie Hsu)	10:45-11:15	Overview  (Larry Vivolo)	10:45-11:30	Implementing USB 3.0 on Your SoC: IP Instantiation to Compliance Testing  (Haoping Liu)	10:45-11:45	Discovery Verification Platform Overview  (Albert Chiang)
		11:15-12:00	Low Power Verification Update  (Krishna Balachandran)	11:30-12:15	Definition Multimedia Interface – Understanding HDMI 1.4  (Tom Liu)
11:45-13:00	Lunch	12:00-13:00	Lunch	12:15-13:15	Lunch	11:45-13:00	Lunch
12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo	12:30	LYNX Demo
13:00-14:00	RTL Synthesis & TEST   (Alvin Hsu)	13:00-14:30	Low Power Implementation Update  (BJ: Li Ang/Zhizhong) (SH: Qiuer/David) (SZ: Kenny)	13:15-14:00	In-system Calibration for High-Speed DDR Interface IP   (Fong Li)	13:00-15:00	VCS Product Update  (Albert Chiang)
14:00-14.:45	Signoff (STA, SI, Extraction)  (Jack Ting)	14:30-15:00	Visual UPF GUI  (Larry Vivolo)	14:00-15:00	System Design Overview: from Concept to Implementation  (BJ/SH:William Lock) (SZ: Zhizhi/Xiaowei)
14:45-15:00	Break	15:00-15:15	Break	15:00-15:15	Break	15:00-15:15	Break
15:00-17:00	Physical Design & Verification   (Dan Huang/Siao Lung Hwang)	15:15-16:15	Extreme Low-Power Datapath Design with DesignWare minPower Components  (Jay Chiang)	15:15-15:45	Bigger, Faster, Better – An Introduction to HAPS 60  (Neil Songcuan)	15:15-16:00	Verification Methodology Update  (Albert Chiang)
		16:15-17:00	In-Design Rail Analysis for Faster Power Network Design Closure   (Jack Ting)	15:45-17:00	From SoC to FPGA-based Prototyping: Designware IP in Two Worlds  (Neil Songcuan)	16:15-17:00	Magellan Product Update  (Krishna Balachandran)
17:00-17:15	Lucky draw

 

联系人：王懿
邮件：jojowang@synopsys.com
电话：0755-82519830

Synopsys 2010中国用户大会征文

是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！

论文征集内容包括:

综合策略与经验
Synthesis Strategies and Experiences

深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power

深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC

SoC验证及仿真技术
SoC Verification/Simulation Techniques

可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation

静态验证
Static Design Verification

系统级设计
System Level Design

FPGA及原型设计
FPGA and Prototyping

数模混合设计与验证
Mix-Signal Design and Verification

在分享您的成功设计经验同，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！

征文步骤：

1. 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 3月31日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2.  Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：6月30日）
5.  Synopsys 2010年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行

奖励办法：

1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”

Next Page »

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球