• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

Synopsys为更快速的SoC验证推出下一代验证IP

Discovery VIP提供高达4倍的性能加速、快速可配置性、高效的协议感知纠错和更快的协议一致性收敛

亮点

– Synopsys Discovery VIP加速和简化了最复杂系统级芯片（SoC）设计的验证工作。

– Synopsys Discovery VIP为复杂的SoC提供更强大的性能、纠错和覆盖率管理功能，并易于使用和集成。

– Synopsys Discovery VIP完全采用SystemVerilog写成，包括对UVM、VMM和OVM的原生性支持，并与所有相关验证环境兼容。

– Synopsys Discovery VIP支持所有主流的仿真器。

– Discovery VIP所附带的协议分析器Protocol Analyzer使工程师能够在设计中快速地理解和识别协议，并进行纠错。

加利福尼亚州山景城，2012年3月14日——全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：推出基于全新VIPER架构的DiscoveryTM 系列验证知识产权（Verification IP，简称VIP）。它完全采用SystemVerilog语言编写，并对UVM、VMM和OVM方法学提供原生性支持；因此Discovery VIP为加快并简化最复杂系统级芯片（SoC）设计的验证工作提供了内在性能、易用性及可扩展性。Discovery VIP系列包括协议分析器Protocol Analyzer，即一个独特的协议感知纠错环境。Discovery VIP支持所有主流的仿真器，并提供超过其他商用VIP多达4倍的性能；其配置、覆盖率和测试开发能力，可用于提高IP和SoC产能。下一代的VIPER架构在以协议为中心的验证和SoC层验证领域内为未来的创新奠定了基础。

了解多媒体新闻稿信息，请登录
http://www.synopsys.com/Company/PressRoom/Pages/discovery-verification-ip-news-release.aspx

“我们是Synopsys公司VIP产品的多年用户，对其质量、性能、功能和能力非常满意，”Cavium 有限公司负责网络及通信事业部IC工程的副总裁Bruce Fishbein表示：“由于我们的设计和我们的验证环境的复杂程度达到新高度， Discovery VIP架构所带来的愿景和发展蓝图将使我们能够应对SoC 验证的下一波挑战。”

随着领先的SoC设计中都包含了更复杂的各种协议，VIP已经成为验证环境的一个重要组成部分，并使工程师能够在紧张的项目进度中达到他们的覆盖率目标。VIP提供各种芯片上和芯片外的功能模型，如ARM® AMBA®、PCI Express、USB、MIPI、HDMI 和以太网等。验证工程师使用这些模型在流片前来测试所有的SoC接口，使他们能够验证一个接口是否符合所公布的标准。

百分百的SystemVerilog语言，带有原生的UVM、VMM和OVM支持

不同于其他商用化的VIP，Discovery VIP完全采用SystemVerilog语言编写，在一个采用了另一种不同语言的原始实现周围，也无须任何的封装或者方法学扩展。Discovery VIP采用了原生地支持通用验证方法学（UVM，Universal Verification Methodology）、验证方法学手册（VMM，Verification Methodology Manual）和开放式验证方法学（OVM，Open Verification Methodology）的架构，而不需要方法学级别的互操作性封装、或者在外层之下的翻译及重新映射。这不仅消除了不必要的性能开销，而且还提供了其他内在性好处。这些好处包括在所有主流仿真器之间的可移植性和在SoC环境中方便地集成，同时还有VIP纠错、覆盖率规划和管理的能力和功能。

“为了响应对更高性能和功率效率的需求，我们现看到行业中广泛而快速地采用AMBA 4 AXI4™和ACE™协议，以支持可持续不断的、多样化的、以及多处理器SoC芯片，”ARM公司处理器部战略营销经理William Orme表示：“我们支持Synopsys针对AMBA4 AXI4和 ACE协议所做的验证IP开发，并已经为一致性和互操作性测试提供了参考模型。我们期待继续与Synopsys紧密合作以满足我们共同客户的需求。”

借助Protocol Analyzer进行高效、协议感知纠错

随着协议复杂度的日益增加，纠错已经成为当前功能验证中最困难且耗费时日的部分。Discovery VIP系列中拥有的Synopsys协议分析器Protocol Analyzer提供了以协议为中心的纠错和智能可视化。这些特殊的功能让工程师们能够快速了解协议活动、识别瓶颈所在、并去除不符合预期的行为。

VIPER架构

Discovery VIP系列基于Synopsys全新的VIPER架构，该架构已经从最根本开始就进行了全面的打造，目标是增强的VIP性能、可配置性、可移植性、纠错、覆盖率和一致性管理及可扩展性、以及可扩展能力。大量VIPER的功能和协议正确性校验来源于采用SystemVerilog语言的一种分层化的协议架构，它采用了所有方法学的最佳实践，包括UVM、VMM和OVM。其所有图层都可见，因此提供了完整的协议验证控制能力。验证工程师既能够如其验证计划要求的那样工作在最高的一层，也能够在最底层植入错误进行自我检查。

VIPER架构提供了追踪以协议为中心的仿真信息的能力，以提供带有时间轴同步到RTL波形的协议级分析视图和其他视图。该架构能够完全被配置到特定的协议配置上，并包括诸如从预先定义序列中修剪不适用的运行时间配置等多种功能。VIPER架构也是高度可扩展的，可容纳被测器件（DUT）额外的、独有的功能，如植入错误模式、覆盖率采样和其他功能。

“协议验证已经成为SoC验证的一个至关重要的部分，对产品的成本及上市时间有着重要的意义，”新思科技高级副总裁兼验证业务部总经理Manoj Gandhi表示：“Synopsys已经看到对下一代验证IP的需求，用以提升纠错、性能及SoC集成的易用性。我们发布的新一代VIP架构，对业界应对不断增加的SoC验证挑战至关重要。”

供货

Synopsys的 VIP可适用于一个多样化的协议组合，包括USB 3.0、ARM AMBA AXI3、 AXI4、ACE、HDMI、MIPI (CSI-2、DSI、HIS等)、40G/100G以太网、PCI Express、SATA、OCP和许多其他应用。查看完整目录请访问http://www.synopsys.com/VIP 。

关于Synopsys®

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys is a registered trademark, and Discovery is a trademark, of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

媒体联络方式:
Sheryl Gulizia
Synopsys, Inc.
650-584-8635
sgulizia@synopsys.com

郭晶
新思科技北京代表处
010-59860636
Jing.Guo@synopsys.com

Synopsys推出可用于TSMC 28纳米工艺的DesignWare嵌入式存储器和逻辑库

先进的存储器和逻辑 IP 使设计师能够针对最高性能和低功耗优化其28 纳米SoC

加利福尼亚州山景城，2012年2月22日——全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：即日起推出其用于台湾积体电路制造股份有限公司（TSMC）28纳米高性能（HP）和移动高性能（HPM）工艺技术的DesignWare®嵌入式存储器和逻辑库知识产权（IP）。Synopsys的DesignWare嵌入式存储器和逻辑库专为提供高性能、低漏电及动态功率而设计，使工程师们能够优化其整个系统级芯片（SoC）设计的速度与能效，这种平衡在移动应用中至关重要。与DesignWare STAR Memory System®的嵌入式测试与修复技术相结合，Synopsys的嵌入式存储器和标准元件库为设计者提供了一个先进、全面的IP解决方案，可生成高性能、低功耗的28纳米SoC，并降低了测试与制造成本。

“作为一家为各种移动计算设备提供处理器和图形器件的供应商，我们依靠Synopsys来提供验证过的、高质量的IP，它帮助我们在满足严苛的功率预算的条件下，同时可提供更高水平的性能。”AMD公司资深存储器设计经理Spencer Gold说道，“在我们采用65、55和40纳米工艺的产品中，有许多已经采用了DesignWare嵌入式存储器并取得了流片成功，而最近又将这种成功延伸到28纳米技术节点。通过利用Synopsys IP中一种先进的功率管理模式的组合，我们能够在性能不打折扣的情况下，实现功耗的显著降低。”

“作为一家面向移动和消费性设备开发高清视频解决方案的领先厂商，在我们的移动多媒体处理器SoC设计中，借助能够同时实现高性能和低功耗的技术极为重要”，Movidius公司IC开发总监Brendan Barry说道。“性能每优化一瓦特，对于我们在诸如移动3D等应用中的成功都很关键。DesignWare逻辑库通过高效的综合，给我们带来快速的关键时序路径收敛和用多沟道单元修复漏电流。 此外，DesignWare嵌入式存储器独特的功率管理功能，如浅层休眠模式，可将存储器的漏电功率降至一半，已经帮助我们在仍能满足我们性能指标的同时，实现了能源的显著节省。”

新的DesignWare IP扩展了Synopsys丰富的、包括高速低功率存储器和标准元件库的产品组合，其发货量已经超过了十亿片芯片，并可支持从180纳米到28纳米一系列代工厂与工艺。DesignWare 28纳米逻辑库利用多种阈值变量与栅极长度偏移组合，来为多样化的SoC应用提供最佳性能与功率消耗。这些逻辑库提供多样的、易于综合的单元集及布线器友好的标准单元库架构，它们专为基于最小的芯片面积和高制造良品率的数GHz级性能而设计。功率优化包（POK）为设计师提供了先进的功率管理能力，它们由广受欢迎的低功耗设计流程支持，包括关断、多电压和动态电压频率调整（DVFS）。

将高速度、高密度和超高密度组合在一起的DesignWare嵌入式存储器，为设计师在其SoC中所用的每个存储器实现性能、功率和面积的平衡带来了灵活性。对于诸如移动设备等功率敏感应用，所有的Synopsys 28纳米存储器都整合了源偏压和多种功率管理模式，可明显地减少漏电与动态功率消耗。Synopsys的超高密度两端口静态随机存储器（SRAM）和16Mbit单端口SRAM编译器，相比于标准的高密度存储器可进一步降低面积尺寸和漏电高达40%，可使SoC开发者实现融合了高性能、小体积和极低功耗的差异化存储器。DesignWare STAR存储器系统，在与Synopsys的嵌入式存储器集成后，可提供比传统的附加式内置自测试（BIST）和修复方案更小的面积和更快的时序收敛，同时还提供流片后调试和诊断性能。这缩短了设计时间、降低了测试成本并提高了制造良品率。

“作为任何SoC设计的基础单元，标准元件库和嵌入式存储器在性能方面扮演着重要的角色，最终功率和面积的优化可在芯片完成过程中就得以实现”，Synopsys IP和系统市场营销副总裁John Koeter说道。“Synopsys经芯片生产验证的嵌入式存储器和逻辑库集成套件，可使SoC设计团队能够实时微调其整个芯片，以用尽可能最小的功率消耗来获得最大的性能。通过将我们的逻辑库与处理器产品组合扩展到TSMC 28纳米HP和HPM工艺，Synopsys将使设计者能够充分利用这些工艺的速度和功率特性。因此，他们能更好地满足用更低的风险和更快地进入量产来达到其创造真正差异化产品的目标。”

供货

用于TSMC的28HP和28HPM工艺的DesignWare嵌入式存储器和逻辑库是DesignWare Duet Package的一部分，它包括各种SRAM、ROM、标准单元、功率优化包（POK）和过驱动/低电压PVT。用于TSMC的28HP和28HPM工艺的Duet Package现已可供货。

关于DesignWare IP

Synopsys是一家为各种SoC设计提供高质量和硅验证的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议，包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemCTM事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆 http://www.synopsys.com/designware，或者在Twitter（http://twitter.com/designware_ip.）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

###

Synopsys是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

Editorial Contacts：
Sheryl Gulizia
Synopsys, Inc.
650-584-8635
sgulizia@synopsys.com

郭晶
新思科技北京代表处
010-59860636
Jing.Guo@synopsys.com

新思科技Synopsys宣布收购微捷码设计自动化有限公司

本次收购将完善 Synopsys 公司的技术，扩充现有支持功能并加快为客户提供先进产品的步伐

美国加利福尼亚州山景城，2011年12月1日——全球领先的电子元件和系统设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布已签署最终协议，收购总部位于美国加利福尼亚州圣何塞的芯片设计软件供应商微捷码设计自动化有限公司（Magma® Design Automation Inc.，纳斯达克股票代码：LAVA）。本次收购可将双方的技术、研发和支持能力进行互补，使合并后的公司能够更加快速地服务客户，满足他们在应用前沿或成熟的工艺节点进行芯片设计时的各种需求。

根据并购协议条款要求，Synopsys将以每股7.35美元的价格现金收购Magma，扣除已有现金和债务后，最终成交价格约为5.07亿美元。双方董事会一致通过本次交易。

本次并购依照惯例条件成交，并通过了Magma股东和美国监管部门的认可和批准。如果并购如期于2012年第二季度完成，Synopsys预计本次收购将会适度增加其2012财年非GAAP每股收益。Synopsys计划通过现金和债务相结合的方式提供收购资金，具体细节将在收购完成时决定。

“今天半导体设计的复杂程度在各个工艺节点上都有着显著的提升，这就要求设计人员大幅提高生产效率。客户要么采用物理复杂程度非常高的20nm设计，要么想尽一切办法通过采用成熟、高价值的节点来提高设计性能，降低设计成本。为了获得成功，客户对于获得更多EDA新功能的要求比以往任何时候都要迫切”，Synopsys 董事长兼首席执行官 Aart de Geus 指出，“本次收购能够使 Synopsys 更快地交付客户所需的新技术，以帮助他们降低设计总成本。”

收入业绩网络广播

此前，Synopsys还报告了第四季度和2011财年的收入数据。此外，Synopsys于太平洋时间11月30日下午两点（美国东部时间下午五点）召开了一个针对分析师和投资者的电话会议，用以回顾公司业绩并讨论并购相关事宜。Synopsys公司网站www.synopsys.com对电话会议进行了网络直播，此外还可拨打+1‑800‑475‑6701（国际电话 +1-320-365-3844）收听会议录音，密码为223781，该录音于太平洋时间11月30日下午四点开始提供。另外，公司网站还提供了电话会议的网络广播回放，此回放于太平洋时间11月30日下午 5:30 左右开始，直到2012年2月份Synopsys宣布2012财年第一季度业绩报告时停止提供。Synopsys 在电话会议结束后，在网站上发布了董事长兼首席执行官 Aart de Geus 和首席财务官 Brian Beattie 的讲话记要。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化 (EDA) 行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权 (IP) 和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列(FPGA) 等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到硅片 (system-to-silicon) 验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城 (山景城)，并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆 http://www.synopsys.com/。

安全港声明及前瞻性声明

本新闻稿包含符合美国联邦证券法规定的前瞻性声明，包括对新思科技Synopsys高管讲话的引用、关于计划收购微捷码设计自动化有限公司（Magma® Design Automation）的陈述、对Synopsys财务结果的预期影响、本计划交易的优势以及Magma的产品和员工与Synopsys产品和员工的整合。前瞻性声明受制于可导致实际结果与本前瞻性声明中明示或默示的结果产生实质性不同的已知和未知的风险以及不确定因素，且不受我们控制。这些风险和不确定因素部分包括：双方及时或圆满完成此次并购的能力；并购完成前的条件满足程度，其中包括确保及时或完全通过监管部门审批的能力以及通过Magma股东认可的能力；诉讼可能性（包括与本交易有关的诉讼）；并购的宣布对Synopsys和Magma各自业务的影响，其中包括客户订单的可能性延期；我们成功运营Magma的业务和技术的能力或将其与我们自身业务和技术实现成功整合的能力，其中包括客户、关键员工、合作伙伴或供应商的潜在流失；新产品带来的不确定的客户需求和支持义务。其它可能发生的风险和不确定因素已在我们最近归档的季度报告10-Q表格的“风险因素”一节中详细列明。Synopsys对本新闻稿中包含的任何前瞻性声明不承担更新义务。

附加信息及获取方式

Magma计划将本次并购的股东委托书在美国证券交易委员会 (SEC) 进行归档。最终的股东委托书将被寄送或分发给Magma股东，委托书包含有关本次并购及相关事宜的重要信息。证券持有人在收到股东委托书后必须仔细阅读本委托书。股东委托书和其它相关材料（当可用时）以及任何其它经Magma提交给SEC的文档，可在SEC网站上免费获取，网址为：www.sec.gov。此外，证券持有人可通过邮件联系Magma的投资者关系部，免费获得股东委托书副本，地址：Magma Design Automation Inc.，1650 Technology Drive, 圣何塞, CA 95110；联系人：投资者关系部。也可直接拨打电话获取，电话号码：408-565-7500。

委托书征集参与者

Synopsys和Magma及其各自的董事和执行官可能被视为本次并购中Magma股东委托书征集过程的参与者。Magma公司董事和执行官的信息在Magma 2011年度股东年会授权的股东委托书中列明，委托书已于2011年7月15日在SEC归档；并在Magma公司截止日期为2011年5月1日的年度报告10-K表格中列明，该年报于2011年8月29日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Magma投资者关系部获得，地址：加利福尼亚州圣何塞，1650 Technology Drive，Magma Design Automation Inc.，邮编：95110，联系人：投资者关系部；或拨打408-565-7500获得；或登录Magma公司网站www.magma-da.com的投资者关系页面获得。Synopsys公司董事和执行官的信息在Synopsys 2011年度股东年会授权的股东委托书中列明，委托书已于2011 年2月10日在SEC归档；并在Synopsys公司截止日期为2010年10月31日的年度报告10-K表格中列明，该年报于2010年12月17日在SEC归档。这些文档可在SEC网站www.sec.gov免费获得；或通过邮件联系Synopsys投资者关系部获得，地址：加利福尼亚州山景城，700 East Middlefield Road，Synopsys, Inc.，邮编：94043，联系人：投资者关系部；或登录Synopsys公司网站www.synopsys.com的投资者关系页面获得。有关本次并购过程中委托书征集参与者权益的附加信息将包含在Magma计划在SEC归档的股东委托书中。

###

Synopsys是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

编辑联系方式：
Yvette Huygen
Synopsys, Inc.
650-584-4547
yvetteh@synopsys.com

投资者请联系：
Lisa Ewbank
Synopsys, Inc.
650-584-1901

Synopsys与北京集成电路设计园达成深化战略合作

中国北京，2011年5月24日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布，北京集成电路设计园与新思科技的合作进一步深化，达成了新的合作框架协议。

软件产业和集成电路产业是国家战略性新兴产业的重要组成部分，2011年1月28日，国务院继鼓励软件和集成电路业发展的18号文(2001年)之后，又发布了《进一步鼓励软件产业和集成电路产业发展的若干政策》（即国发【2011】4号文），加大对中小型软件企业和集成电路企业创业的支持力度，进一步优化产业发展环境，提高产业发展质量和水平。

早在2002年，在国家科技部的主导下，北京集成电路设计园与Synopsys就EDA平台建设结成战略合作关系。九年来双方致力于服务和培育中国自有知识产权集成电路设计企业，促进中国集成电路设计产业的发展，并已取得了丰硕的成果，北京地区集成电路设计企业总产值已占全国同行业总产值的四分之一。

新的合作框架协议扩展了北京集成电路设计园能够提供的Synopsys产品服务内容和服务地域范围，服务内容从原本的EDA设计工具和服务的基础上增加SOC设计的相关组件和单元授权，服务范围也从原本的京津环渤海地区扩大到中国的北方和西部地区，使北京集成电路设计园成为拥有丰富、创新和多方位技术和服务的中小企业IC设计企业的孵化原地。此举可以成为探索集成电路设计产业化基地建设新模式中的一个重大创新，也将进一步加强北京集成电路设计园与Synopsys之间的战略合作关系。

Synopsys中国区总经理李明哲表示：“Synopsys一直致力于扶持中国集成电路设计企业的成长和发展，北京集成电路设计园是为支持集成电路产业发展的高新技术产业园，是科技部认定的国家集成电路设计北京产业化基地。Synopsys与北京集成电路设计园通过工具、服务等全方位的服务合作，为中国中小的IC设计企业提供了规范、专业和创新的技术支持，营造了良性的企业发展环境。”

北京集成电路设计园总经理张建康表示：“北京集成电路设计园作为国家集成电路设计产业化基地，经过9年的发展，实现了代政府支持中小IC设计企业公共服务的职能，对规范知识产权保护作出了积极贡献。北京ICC将视此次与Synopsys的深入合作为典范，探索集成电路设计产业化基地持续发展的新路。”

北京集成电路设计园以降低中小集成电路企业研发风险和费用成本为手段，致力于促进集成电路设计产业的发展，是目前全国同类基地中规模最大、服务功能最齐全、服务配套设施最完善的集成电路设计产业化基地和集成电路设计企业孵化基地之一。设计园自2002年成立以来至今，累计已经为200多家企业提供EDA、IP、MPW服务并节省研发费用2亿人民币左右，同时也孕育和扶持出一批以自主创新为支撑、产品具有国际竞争力和影响力的设计企业。其中北京君正集成电路股份有限公司就是其中的佼佼者之一。

北京君正集成电路股份有限公司成立于2005年，致力于在中国研制自主创新CPU技术和产品。作为一个初创型中小企业，北京集成电路设计园的EDA平台正好为其提供了一个良好的发展平台，伴其度过成长期。作为北京集成电路设计园战略合作伙伴，Synopsys也为其提供了有力的支撑。短短数年之间，北京君正集成电路股份有限公司从一家初创型公司发展到年收入人民币2亿元左右的国内外领先的嵌入式CPU芯片及解决方案提供商，拥有全球领先的嵌入式CPU技术和低功耗技术，创造性地推出了其独特的32位微处理器技术XBurst。据悉基于XBurst CPU内核的JZ47xx 系列微处理器几年的时间里销售量超过2000万颗，已成为我国出货量最大、应用领域最广的自主创新微处理器产品。北京君正集成电路股份有限公司已于2010年年底正式申请上市。

基于北京集成电路设计园与Synopsys之间新的合作，北京集成电路设计园将与Synopsys共同持续推进中小集成电路设计企业的研发支持和孵化服务。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.come。

关于北京集成电路设计园

北京集成电路设计园是北京市政府为支持集成电路产业发展，于2002年由北京市国有资产经营有限责任公司独家出资设立的专业化产业园区，同年被科技部认定为国家集成电路设计北京产业化基地，为全国规模最大、功能齐全、服务配套的集成电路设计产业化基地和集成电路设计企业孵化基地之一。园区本着创建国内一流的专业服务园区的宗旨，重点建设了EDA公用技术平台，该平台配备了当今最先进的软、硬件设备和多个开放设计室，可以完成各种集成电路的设计，能够为广大集成电路设计企业提供EDA技术服务、专业技术培训、MPW、IP评估、专业测试、金融支持等多方面的服务。园区经过不断建设，先后被国家及地方科技部门授予国家（北京）集成电路产业园、中关村集成电路留学人员创业园、中关村开放实验室、中关村科技园区海淀园高新技术企业服务平台等称号，具有鲜明的专业特点和服务特色。

Synopsys推出业内首个支持DRA音频标准的DesignWare ARC Sound IP解决方案

DesignWare ARC Sound DRA解码器支持中国国家高清音频标准，并可提供增强的高品质音频体验

加利福尼亚州山景城，2011年5月12日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布推出动态解析度自适应(DRA)解码器软件的优化版本，主要面向已广泛应用的DesignWare® ARC™ Sound AS211SFX 和 各种AS221BD 音频处理器。这款DesignWare ARC Sound DRA解码器支持蓝光Blu-ray Disc™规范所包括的中国国家高清音频标准，并且作为完整音频IP解决方案的一部分，成为首个经过优化的可实施方案。这两款高效的 AS211SFX 和AS221BD音频处理器仅需要18 MHz主频即可运行支持中国数字广播（2.1声道）的、优化的DRA解码器，而运行蓝光光盘（7.1声道）只需134 MHz。DesignWare ARC Sound DRA编解码器和DesignWare ARC Sound音频处理器可确保原始设备制造商和系统级芯片设计者，为中国数字广播、数字家庭影院系统、网络流媒体和个人媒体播放器中，所广泛使用的各种应用程序提供增强的、高品质和高清晰度的音频体验。

“作为面向汽车应用领域的一家高清晰度多媒体解决方案的领先制造商，对我们至关重要的是我们能够很容易地将IP集成到我们的设计中，从而满足各种新兴应用的需求。”赫斯曼(Hirschmann)汽车通信有限公司项目经理Christian Schwarz说：“通过在我们最新的顶级汽车电视接收机上使用Synopsys的DesignWare ARC Sound处理器和优化的DRA解码器，我们能够扩展设备的音频功能，从而支持中国多媒体移动广播(CMMB)广播服务。”

“作为授权的DRA音频标准认证机构，我们认识到Synopsys对这种独特的音频规范具有着透彻的了解。”数维科技有限公司技术开发总监Nan Deng说：“通过运行在DesignWare ARC Sound AS211SFX和AS221BD音频处理器上的DRA编解码器的优化版本，Synopsys可确保OEM和SoC设计工程师能够向中国的各种消费电子产品提供高清音频。”

Synopsys的DesignWare ARC Sound IP解决方案是由一个包括处理器架构设计师和音频工程专业人士的独特组合团队设计而出，，可以提供毫无争议的高质量聆听体验。这种单核AS211SFX音频处理器集成了一个专为音频处理而优化的、功能强大的双MAC数字信号处理器（DSP），将支持全部音频应用所需的带宽和功耗降到最低。DesignWare ARC Sound AS221BD双核音频处理器专为定位于蓝光光盘和高清晰度、多声道的各种数字音频流应用的高清音频SoC而优化。这些高度可配置的音频处理器易于集成，并且可针对SoC芯片上的每个实例进行优化。DesignWare ARC Sound解决方案还包括一个媒体软件架构，可为一个包含有DesignWare ARC Sound音频编解码器和音频后期处理功能的丰富资源库提供统一的软件接口。通过采用Synopsys的Sonic FocusTM后期处理技术，Synopsys DesignWare ARC Sound IP可提供具有录音棚品质的音频，同时通过采用Energy PRO™主动电源管理技术，能同时支持长时间播放。

“新兴的中国音频市场以及与其相关的各种标准，包括用于移动多媒体广播和蓝光光盘的DRA，正在促使越来越多的应用提供高品质的音频体验。”Synopsys IP和系统营销副总裁John Koeter说：“作为每年出货量达7亿多单位的32位处理器内核的领先供应商，Synopsys继续帮助设计师将已经验证的技术推向诸如高清数字音频这样的新兴市场中。Synopsys集硅验证音频处理器、编解码器和软件于一体的DesignWare ARC Sound IP解决方案，为设计师们提供了一个适用于所有音频标准的全面的端到端音频解决方案。”

DRA是一种音频编码和解码技术，用于实现多声道数字音频编解码规范，并已被批准为中国电子行业标准(SJ/T11368-2006)和国家音频标准(GB/T 22726-2008)。DRA已被收录在蓝光光盘BD-ROM规范中，并被中国多媒体移动广播(CMMB)选为音频编码格式。DesignWare ARC Sound音频处理器和DRA解码器是支持这一标准的首个商用IP解决方案，可确保所有信号通道均具有24比特精度容量，并支持包括立体声和5.1/6.1/7.1环绕声在内的多声道配置。它们还可支持从8 kHz 到192 kHz的各种采样率。DesignWare ARC Sound IP 解决方案可确保OEM和SoC设计者在他们的设计中实现高清音频，并为支持中国市场独特音频要求的各种应用提供扩展的音频功能。

供货

DesignWare ARC Sound DRA解码器 专为AS211SFX 和 AS221BD音频处理器而优化，现在可针对早期接触客户供货，并计划于2011年7月全面供货。AS211SFX 和AS221BD处理器现在即可供货。更多信息，请访问:http://www.synopsys.com/arc_audio。

关于DesignWare IP

Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议，包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库、嵌入式测试和修复IP和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemCTM事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆:http://www.synopsys.com/designware或者在Twitter（http://twitter.com/designware_ip）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆:http://www.synopsys.com。

前瞻性声明

根据1933年证券法27A条和1934年证券法21E条的规定，本新闻稿含有一些前瞻性的表述，其中包括Synopsys对于DesignWare ARC Sound DRA解决方案的优点和上市时间预期的表述。这些表述是基于我们当前的预期和看法。鉴于Synopsys在美国证券交易委员会所备案的风险，以及于2011年1月31日结束的上一财政年度季度报告表10-Q标题为“风险因素”部分所指出的风险，实际结果可能与这些表述大不相同，

Synopsys, ARC, DesignWare and Sonic Focus are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Synopsys宣布提供经中芯国际65nm低漏电工艺芯片验证的DesignWare数据转换器IP

高性能、低功耗数据转换器IP系列为无线通信和数字电视SoC减轻集成难度并降低风险

加利福尼亚州山景城，2011年4月21日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：该公司所提供经芯片生产验证的DesignWareTM数据转换器IP，已被应用于中芯国际广受欢迎的65纳米低漏电（Low Leakage）工艺技术。这可帮助设计工程师更有效地提升其芯片的功率，并在集成设计上达事半功倍之效。Synopsys是第一家提供全面的高性能数据转换器IP解决方案产品组合的IP供应商。这些解决方案由高密度、低漏电工艺技术下的模/数转换器（ADC）和数/模转换器（DAC）组成。该DesignWare数据转换器IP定位于由电池供电的宽带无线通信(WiFi802.11n、LTE和WiMAX)和各种数字电视接收(CMMB和DVB)应用。

“Synopsys的芯片验证DesignWare数据转换器IP和中芯国际的低漏电65nm工艺技术的结合，可确保我们的共同客户满足各种特定应用的要求并允许他们在SoC上集成更先进的功能。”中芯国际高级副总裁和首席商务官季克非说：“Synopsys凭借其在宽带无线通信和数字电视方面突出的应用专长，成为了一个可信赖的IP供应商和高价值的合作伙伴。随着中芯国际业务的不断扩展，我们期待着进一步扩展与Synopsys的协作关系，以满足我们共同客户不断增长的要求。”

用于中芯国际65nm 低漏电工艺的全新DesignWare数据转换器IP解决方案，由一整套用于宽带无线通信的低功耗、紧凑型ADC和DAC产品组成，这其中包括用于接收和发送通道的高速ADC和数DAC，以及针对各种通用应用的非常高效的辅助转换器，包括：
• 10位80 MSPS 双通道ADC
• 10/8位2 MSPS SAR型 ADC，带有差分8：1输入多路模拟开关
• 12位 160 MSPS 电流导引型IQDAC
• 11位 20 MSPS 通用型 DAC
这些IP产品提供了一种高度灵活的模拟接口，它可简化数字SoC与RFIC或其他收发器之间的连接，从而消除了对外部元器件的需求。这些组件可帮助设计师们降低硅片成本，并大幅度简化了将IP集成到SoC上的过程。

“通过与中芯国际的紧密合作，我们推出了用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP。我们持续不断地为设计师们提供其所需的、优化的IP，以在所需的各种代工工艺上实现其特定应用。”Synopsys IP和系统高级营销副总裁John Koeter说：“带有我们数据转换器IP的设计能一次性投片成功，表明了Synopsys设计和验证工艺的稳定可靠以及各种架构的可扩展性，从而可确保设计师们通过采用先进的工艺技术来降低他们的集成风险并满足上市时间表的需求。”

供货

现在已可提供用于中芯国际65nm低漏电工艺的DesignWare数据转换器IP，也可提供用于各种领先技术工艺的180到40nm的DesignWare数据转换器IP。更多有关DesignWare数据转换器IP的信息，请登陆：http://www.synopsys.com/dataconverter。

Synopsys是一家为各种SoC设计提供高质量和硅验证过的IP解决方案的领先供应商。公司丰富的DesignWare IP产品组合包括：针对各种广为应用的协议、包括各种控制器、物理层（PHY）和验证IP的完整的接口IP解决方案、模拟IP、各种嵌入式存储器、逻辑库、嵌入式测试和修复IP、音频后期处理软件和可配置处理器内核。此外，Synopsys还提供用于构建各种虚拟原型的SystemC事务级模型，以用于软件的快速开发以及芯片投产前的开发。凭借其强大的IP开发方法、各种可重用工具，以及在质量和全面技术支持方面的大力投入，Synopsys使得设计人员能够加快产品上市时间和减少集成风险。如需更多有关DesignWare IP的信息，请登陆http://www.synopsys.com/designware. 或者在Twitter（http://twitter.com/designware_ip.）上关注我们。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.come。

Synopsys和DesignWare是Synopsys有限公司的注册商标或商标，本新闻稿中提及的其他商标或者注册商标都是其相应的拥有者的知识产权。

关于中芯国际

中芯国际集成电路制造有限公司(“中芯国际”， 纽约证交所股票代码：SMI，香港联合交易所股票代码：981)，是世界领先的集成电路晶圆代工企业之一，也是中国内地规模最大、技术最先进的集成电路晶圆代工企业。中芯国际向全球客户提供0.35微米到45/40纳米晶圆代工与技术服务。中芯国际总部位于上海，在上海建有一座300mm 晶圆厂和三座200mm 晶圆厂。在北京建有两座300mm 晶圆厂，在天津建有一座200mm 晶圆厂，在深圳有一座200mm 晶圆厂在兴建中。中芯国际还在美国、欧洲、日本提供客户服务和设立营销办事处，同时在香港设立了代表处。此外，中芯国际代武汉新芯集成电路制造有限公司经营管理一座300mm 晶圆厂。

详细信息请参考中芯国际网站 www.smics.com。

安全港声明

（根据1995 私人有价证券诉讼改革法案）本次新闻发布可能载有（除历史资料外）依据1995 美国私人有价证券诉讼改革法案的“安全港”条文所界定的“前瞻性陈述”。该等前瞻性陈述的声明乃根据中芯对未来事件的现行假设、期望及预测而作出。中芯使用“相信”、“预期”、“打算”、“估计”、“期望”、“预测”或类似的用语来标识前瞻性陈述，尽管并非所有前瞻性声明都包含这些用语。这些前瞻性声明涉及可能导致中芯实际表现、财务状况和经营业绩与这些前瞻性声明所表明的意见产生重大差异的已知和未知的重大风险、不确定因素和其他因素，当前全球金融危机的相关风险、未决诉讼的颁令或判决，和终端市场的财政稳定。投资者应考虑中芯呈交予美国证券交易委员会（“证交会”）的文件资料，包括其于二零一零年六月二十九日以20-F 表格形式呈交给证交会的年报，特别是在“风险因素”和“管理层对财务状况和经营业绩的讨论与分析”部分，并中芯不时向证交会(包括以 6-K 表格形式)，或联交所呈交的其他文件。其它未知或不可预测的因素也可能对中芯的未来结果，业绩或成就产生重大不利影响。鉴于这些风险，不确定性，假设及因素本次新闻发布中讨论的前瞻性事件可能不会发生。请阁下审慎不要过分依赖这些前瞻性声明，因其只于声明当日有效，如果没有标明声明的日期，就截至本新闻发布之日。除法律有所规定以外，中芯概不负责因新资料、未来事件或其他原因引起的任何情况，亦不拟更新任何前瞻性陈述。

欲知详情，请联系：

中文媒体
林学恒
电话：+86-21-3861-0000 转12349
电邮：Peter_LHH@smics.com

英文媒体
Mr. Ambrose Gano
电话：+86-21-3861-0000 x16394
电邮：Ambrose_Gano@smics.com

消息来源 中芯国际

Synopsys宣布其HAPS-600基于高容量FPGA的原型验证解决方案进入市场

HAPS-600系列以高达8100万ASIC门的容量为各种基于FPGA的更大型的原型验证项目提供高灵活性和可扩展性

加利福尼亚州山景城，2011年3月18日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布推出HAPS®-600 系列，这是其HAPS系列基于现场可编程门阵列（FPGA）原型验证系统中容量最高的一款产品。HAPS-600系列将基于FPGA的原型验证系统容量扩展到高达相当于8100万ASIC门，从而确保了各种更大SoC项目的早期软件开发。与HAPS-60系列产品相似，HAPS-600系列基于Xilinx 的Virtex®-6 LX760 FPGA器件，可提供高达200MHz的性能。

HAPS系列提供了一种集成化和可扩展的硬件加软件解决方案，硬件和软件设计团队可通过这种解决方案进行软件开发和验证SoC硬件，从而确保在流片之前进行硬件/软件集成。通过HAPS-600系列的高度自动化软件流程，设计师们能够缩短初始周转时间和减少随后的重复工作。该软件流程采用Synopsys获得专利的可编程开关布线技术，涵盖了从ASIC RTL编码到基于FPGA原型验证的各个过程。

“Lantiq长期使用Synopsys基于FPGA的原型验证解决方案。我们现在采用HAPS-600系列，因为它提供了更高的容量、高性能和灵活的系统板布局。硬件和软件组件的全面集成，以及Synopsys卓越的客户支持，使我们能够快速地将我们的首个ASIC设计映射到系统上。我们能够在很短的时间内为我们的系统开发团队提供一个可工作的原型。”Lantiq公司中央研发总监Alexander Haggenmiller说：“HAPS-600系统使我们在项目阶段的极早期就能开始软件开发和系统集成。通过这些原型系统，我们将能够更快地完成我们即将推出的复杂的SoC项目。”

与HAPS-60系列一样，HAPS-600系列还包括本地集成的通用多源总线(UMRBus)，其协同仿真功能可使用户简化系统生成。采用SCE-MI 2.0基于事务的验证方法，UMRBus还加速了系统级验证，并可链接到Synopsys虚拟原型解决方案。此外，HAPS-600提供了增强的设计可视性，从而缩短了调试时间，同时还提供了远程原型管理来为分布在全球的团队提升了生产力。设计团队还受益于HAPS-600系列所支持的Synopsys DesignWare® IP， 这可确保设计中使用的同样IP代码也适用于基于FPGA的原型系统中。

“HAPS-600系列能够提供更大型SoC设计所需要的容量、灵活性、速度和简便易用的开发工具，从而能实现更彻底的系统验证和更早期的软件开发。”Synopsys解决方案事业部营销副总裁John Koeter说：“Lantiq 在为网络和数字家庭市场开发复杂SoC方面的成功，需要经过验证的技术和HAPS所提供的将高性能、高容量硬件和全面软件工具流集于一体的最佳组合。”

供货

HAPS-600系列现在即可供货。更多信息，请登陆www.synopsys.com/haps600。Synopsys在于2011年3月1-2日在加利福尼亚州圣何塞市举办的DVCon 2011 大会上展示了HAPS-600系统。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

——————————————————————————————-

Synopsys, DesignWare, HAPS are registered trademarks of Synopsys, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Synopsys推出用于早期RTL探测的DC Explorer

通过容忍不完整数据的早期探测加速了设计实现进程解决方案

加利福尼亚州山景城，2011年4月6日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）日前宣布：其Galaxy™设计实现平台上又增加最新的工具DC Explorer，以显著加快高质量设计数据的开发速度。为了满足当前那些大规模集成的、拥有数百万实例的、“千兆级”的设计所面临的极具挑战性的进度要求，工程师们需要一种RTL探测解决方案，以确保他们能快速而高效地对不同的设计配置进行假设分析—甚至在设计数据完成之前就可进行 — 同时为实现流程创建一个更好的起始点。DC Explorer通过提供快出5倍的运行时间，以及与DC Ultra™ RTL综合10%的时序和面积关联度来解决了这个挑战。它也容忍不完整的设计数据，因此在设计流程的很早期就能指导高质量的RTL和约束条件开发，从而确保了一个高度融合的设计流程。不久前，在加利福尼亚圣何塞举行的Synopsys 用户大会 (SNUG™)上，用户们已概况介绍了DC Explorer在提升生产效率所带来的各种新的好处。

“在设计开发早期阶段的提升生产效率能够显著加速我们的IC实现流程。”意法半导体中央CAD和设计解决方案机构数字解决方案和先导项目组副经理Giancarlo Sada说：“我们在多个设计的不同开发阶段运行了DC Explorer，并见证了至少快出4倍的运行时间和与DC Ultra10%的关联度。这将使我们的设计师在流程的早期就能有效地评估各种不同的实现方案，调整设计数据，并创建一个高度融合和更快速的设计流程。”

在当前的庞大而复杂IC的早期RTL设计开发阶段，设计数据有多个来源，并且一致性和完整性程度各有不同。工程师们缺少一种快速而有效的方式来试探和完善数据、修复设计问题和为RTL综合创建一个更好的起始点，进而形成一个高度融合的实现流程。DC Explorer为设计师们提供了他们所需要的RTL探测功能，帮助他们在实现之前就能有效地识别潜在的设计问题和需改进之处。另外，当输入RTL、约束条件和现有的库模型不完整时，DC Explorer就会生成一个关于哪些需要完成和修复的综合报告，从而加速了设计创建过程。最后，DC Explorer与Design Compiler® RTL综合器语句兼容，这使得它非常容易使用，并能很容易地部署到现有的客户流程中。

“Synopsys不断致力于帮助我们的客户提高其生产能力和为他们的千兆级系统级芯片器件缩短设计周期。”Synopsys高级副总裁和实现方案事业部总经理Antun Domic说：“DC Explorer为IC设计师们提供了另一个重要的产能提升工具，使他们能够在设计流程的很早期就能执行RTL探测，从而提升了设计数据的质量和显著加速了设计进程。”

供货

DC Explorer现只针对有限的客户供货

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

——————————————————————————————-

Synopsys, Galaxy, Design Compiler and DC Ultra are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Synopsys和华虹NEC合作推出低功耗参考流程3.0

中国上海，2011年4月25日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS），以及中国大陆领先的IC代工服务供应商上海华虹NEC电子有限公司（HHNEC）今日宣布：即日起推出130纳米参考流程版本3.0。该参考流程是Synopsys和华虹NEC共同合作的结晶，它将Synopsys Eclypse™ 低功耗解决方案加入到之前为设计师所提供的各种参考流程之中。 设计师们可直接进入到一条通往华虹NEC的130nm硅工艺的优化路径，从而确保他们满足其项目和成本要求。

参考流程3.0具有Synopsys Galaxy™实施平台和Discovery™验证平台的实施和验证功能，可确保工程师部署各种先进的低功耗技术。参考流程3.0增加的功能包括：用于低功耗等效性验证的Synopsys Formality™解决方案、用于静态规则检验的MVRC、用于功率优化的Power Compiler™，以及用于多电压仿真的带有MVSIM仿真器的VCS™。

采用华虹NEC内部开发的单元库、SRAM和130nm IO库对该参考设计流程进行了验证。华虹NEC的一个低功耗完整单元库现在可供客户使用，用于验证参考流程的测试芯片采用了多电源和多电压设计。

“华虹NEC的130nm逻辑工艺需要一种能够应对漏电功率的流程，以满足客户对各种高功效设计的需求。”华虹NEC的设计服务总监Wang Nan说：“我们与Synopsys紧密合作为我们的共同客户提供解决方案，以确保他们能够充分利用Synopsys的低功耗设计强项和我们的制造专长。”

“Synopsys与我们的半导体代工伙伴密切合作，确保我们的共同客户加速从设计到制造的过程。”Synopsys企业营销和战略联盟副总裁Rich Goldman说：“我们与华虹NEC合作，为工程师团队提供了一种经过验证的参考流程。该参考流程面向华虹NEC 130nm工艺技术和利用Synopsys低功耗实施和验证技术，推动了工程师们的系统级芯片设计。”

可用性

华虹NEC现在即可提供HHNEC-Synopsys参考流程3.0。更多信息，敬请联系您的华虹NEC客户经理

关于华虹NEC

上海华虹NEC电子有限公司成立于1997年6月，是中国大陆第一家8英寸半导体制造厂商，并且已成为世界领先的纯晶圆代工厂商之一，为全球客户提供增值型代工服务。公司在中国大陆拥有两条8英寸代工生产线，并且都在以每月9万片的总产能进行大规模生产。华虹NEC的总部位于中国上海，同时将销售和技术支持扩展到台湾地区、日本、北美和欧洲。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

——————————————————————————————-

Synopsys, Eclypse, Formality, Power Compiler, Galaxy and VCS are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Synopsys和Xilinx合作出版业界首本基于FPGA的SoC设计原型方法手册

手册记录了为原型设计的最佳方法

加利福尼亚州山景城和圣何塞，2011年3月18日—全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.， 纳斯达克股票市场代码：SNPS）和可编程逻辑行业领导者Xilinx公司（纳斯达克股票市场代码：XLNX），日前宣布推出《基于FPGA的原型方法手册》一书（FPMM），这是一本以FPGA为平台进行系统级芯片（SoC）开发的实用指南。这本手册凝结了来自BBC研发、Design of System on Silicon S.A. (DS2) 、飞思卡尔半导体、LSI、NVIDIA、意法半导体和德州仪器公司工程师团队的宝贵设计和验证专业知识，他们已经成功地采用基于FPGA的原型技术来加速复杂 ASIC和SoC开发项目。
To view the multimedia news release, please go to:http://www.synopsys.com/Company/PressRoom/Pages/FPMMNR.aspx .

该手册涵盖了基于FPGA原型开发的所有方面，包括了解原型技术的挑战和好处、在FPGA上实施SoC设计，以及最后用于软件和硬件验证。Synopsys 和Xilinx希望FPMM能够成为基于FPGA原型的在线互动社区的推动者，该社区网址为http://www.synopsys.com/fpmm ，在该社区原型工程师们能够提交挑战和交换最好的实践经验。

FPMM的作者为来自Synopsys的Doug Amos和Rene Richter，以及Xilinx公司的Austin Lesea，他们都是FPGA技术和采用FPGA进行原型设计方面的专家。鉴于SoC设计通常被创建用于ASIC的技术实现， 因此这就为在一个或多个FPGA器件上进行实施提出了具体的挑战。作者们意识到了这点，因此编写了这本不仅能帮助原型技术新手，而且能帮助富有经验的团队和项目领导者的独特的参考指南。FPMM除了从通过组建定制板进行虚拟原型到购买完整的原型系统对原型技术选择范围进行全面评述外，还概括出一种叫做“为原型设计”（Design-for-Prototyping）的方法。该方法为原型设计将基于FPGA的原型无缝集成到ASIC/SoC项目上，这样设计能够更加容易地进行实现，从而能够最早地向终端用户提供产品。通过连接到虚拟原型这样的系统级工具，这种方法为更早期的软件开发和项目进行首次软硬件集成时的关键后期阶段时提供了更高生产效能。

“FPMM将会成为ASIC设计师和原型设计师的宝贵资源，因为它是业界将大量信息收集成册、并且对在FPGA硬件上成功实现ASIC设计原型所面临的挑战和解决方案做出概述的首次尝试，。” Xilinx公司全球营销和业务拓展高级副总裁Vincent Ratford说：“由于Xilinx® Virtex® FPGA器件的高逻辑容量，它们一直被广泛用于ASIC原型构建。我们希望我们的28nm Virtex-7产品系列中的200万逻辑单元将会延续这种趋势。”

“Synopsys长期以来一直在出版各种方法手册，它们被设计师广泛采用并帮助他们变得更加高效。Synopsys和Xilinx之间的合作，以及在原型技术方面多位知名行业领导者的贡献，使人们有可能从FPMM中获得最佳的方法，从而为其他使用者从中学习经验铺平了道路和有助于加速系统验证。”Synopsys市场营销和战略开发高级副总裁John Chilton说。

硬件辅助验证的经济学分析

FPMM包含15个综合章节和2个涵盖实际案例的附录。该手册按照章节来组织架构，将基于FPGA的原型项目所面临的任务和决策并行讲述。每个章节都独立设计，使其可作为参考手册使用。

更多有关FPMM的信息，包括如何通过Amazon.com购买和下载免费的电子版本，请访问FPMM网站http://www.synopsys.com/fpmm。 另外，请登陆http://www.synopsys.com/synopsyspress.了解Synopsys Press出版的更多其它方法手册和教育性出版物。

关于Synopsys

新思科技有限公司（Synopsys, Inc., Nasdaq：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计、验证和制造的软件、知识产权（IP）和服务。Synopsys完整的、集成化的产品组合将其实施、验证、IP、制造和现场可编程门阵列（FPGA）等方案集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、系统到芯片（system-to-silicon）验证以及实现时间等。这些技术领先的解决方案可帮助Synopsys的客户建立竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的山景城（Mountain View），并且在北美、欧洲、日本、亚洲和印度设有大约70家办公室。如需获得更多信息，请登陆http://www.synopsys.com。

关于Xilinx

Xilinx是完整可编程逻辑解决方案的世界领导者。更多信息，请登陆http://www.xilinx.com.
——————————————————————————————-

Synopsys is a registered trademark of Synopsys, Inc. Xilinx and Virtex are registered trademarks of Xilinx, Inc. All other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.

Next Page »

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球