[新闻稿]海思选中Synopsys作为SOC设计IP供应商

May 19, 2008

DesignWare IP产品组合质量高、范围广,是新思科技中标的关键要素。

[中国北京,2008年5月19日 ]

作为全球领先的半导体设计和制造软件及知识产权(IP)供应商,新思科技(Synopsys,Nasdaq: SNPS)近日宣布,通信网络和数字媒体集成电路设计公司海思半导体有限公司(HiSilicon Technologies)已选中新思科技的DesignWare TM IP作为其系统级芯片(SoC)设计的事实标准。这项为期多年的协议将让海思能够运用新思科技范围宽广的各类领先DesignWare产品组合,如PCI Express、USB和DDR通信协议等等,在进行通信基础设施和消费类电子产品设计中降低风险并加快市场上市周期。

海思高级副总裁何庭波表示:“在评估了多项颇具竞争力的方案后,我们选定了新思科技,因为它在提供高品质IP方面已经确立了领先地位,而且它的IP已经过各种高性能SoC设计方案的实际芯片生产验证。这一领导地位与广泛、完整的解决方案产品以及优秀的技术支持相结合,使得新思科技的DesignWare IP在众多竞争对手中一枝独秀。”

新思科技公司副总裁兼解决方案部门总经理Joachim Kunkel表示:“我们作为连接IP的领先提供商,将继续为海思公司这样的客户提供全面的、高质量的解决方案来减小设计风险,并协助他们按期完成复杂芯片的开发工作。我们感谢海思对新思科技的信任,并希望能有机会帮助他们更加快速地把SoC设计投入批量生产。”

新思科技和ARM共同撰写《低功耗设计方法学》

May 15, 2008

中国北京2008512

北京大学出版社今日宣布,将出版由ARM和新思科技共同撰写的先进的SoC设计功耗管理实用指南《低功耗设计方法学》的中文版。同时,北京大学还将基于《低功耗设计方法学》设置一套低功耗设计课程,并将其推广至中国的其他各所大学。 Read more

新思携手香港科技园公司推创新EDA和IP服务

March 6, 2008


2008229,北京——作为全 球领先的半导体设计和制造软件及知识产权(IP)供应商,Synopsys(Nasdaq:SNPS)宣布近日已与香港科技园公司达成合作框架协议,香港 科技园公司将采用Synopsys最先进的设计、验证流程和全套IP,为位于香港的设计团队服务。这一合作不仅是双方长期EDA战略合作新的里程碑,将进 一步提升香港科技园公司EDA服务的水平,同时,这一合作使香港科技园公司成为世界上唯一一家拥有独立IP集成中心、并提供MPWIP(Multi Project Wafer)业务的孵化中心。

IP MPW业务,即客户在做产品样片的时候,可以用相当于市场几分之一的价格把IP做到样片里,然后投片并进行测试。当客户认可了,才用批量价格购买IP并量 产。这样,通过香港科技园的独立IP集成中心和MPWIP业务,最终用户在香港科技园公司内、用较低的价格就能采用世界最先进的IP模块。

香港科技园公司企业拓展及科技支援副总裁张树荣先生说:“通过与Synopsys公司的战略合作,香港的IC设计平台将提升到新的高度。香港科 技园公司将可以向香港、内地以及世界各地需要在香港建立设计团队的公司提供最先进的EDA工具,以及全范围完整种类的、世界领先的IP。更重要的是,基于 香港完善的知识产权保护机制,Synopsys和香港科技园公司共同开创了一个可以使中小型IC设计公司大大降低开发成本并且提高成功机会的新的业务和支 持模式。我们相信,这一合作将提升香港科技园公司集成电路设计/开发支援中心在行业内的竞争力和重要地位,更好地为客户服务。”

Synopsys中国区董事总经理潘建岳说;“Synopsys公司和香港科技园公司是长期战略性EDA合作伙伴。我们很高兴能够支持香港科技 园公司为中国南方中小集成电路设计公司提供优质创新的服务,满足他们特殊的需求。Synopsys将通过香港科技园公司平台持续为最终用户提供IC设计/ 验证和IP集成强有力的技术支援。”

关于香港科技园公司

香港科技园公司 (香港科技园) 乃香港特别行政区政府成立之法定机构。

香港科技园提供优质基建及支援设施,以促进创新及科技发展,其中包括以市场为重点的实验室服务,从而加强香港工业和服务界的竞争力;为新成立的 科技及设计公司提供拥有全面支援服务的“科技创业培育计划”和“设计创业培育计划”及透过举办顾问、培训及研究计划,以加强业界与大学/应用研究机构的合作。

香港科技园为高科技公司提供先进的设备和支援服务,包括集成电路设计中心、集成电路开发支援中心、材料分析实验室、光电子开发支援中心、无线通 讯测试中心及知识产权服务中心。香港科技园提供一站式的集成电路开发服务,包括由设计至生产的整个过程,并由一班加起来拥有逾五百年経验的工程师作技朮支 援,十分专业。

新思科技发布Eclypse低功耗解决方案

March 6, 2008

新思科技发布Eclypse低功耗解决方案

业界最全面、有效的一套工具、IP、方法和服务方案,
推动先进低功耗设计技术的广泛应用

2008228,美国加州MOUNTAIN VIEW—— 作为全球领先的半导体设计和制造软件及知识产权(IP)供应商,新思科技(Synopsys,Nasdaq: SNPS)本周发布了Synopsys Eclypse™低功耗解决方案。它被证明是业界最全面的、行之有效的系统级解决方案,包含验证、执行和sign-off等工具,以及低功耗芯片开发 IP、方法和服务方案。

Eclypse解决方案整合了Synopsys公司的多项产品和服务,使之成为一项精简的、易于使用、并涵盖设计过程每一阶段的低功耗工作流 程。 因此, Eclypse解决方案将使设计团队能够采用最先进的低功耗技术,大幅提高效率,降低风险,并最终得到高质量的芯片,从而实现并超越功耗、尺寸、速度和产 量等方面的目标。为了让顾客更好了解Eclypse解决方案的特性和优势,Synopsys将在世界各地举办一系列的低功耗技术研讨会。

先进的低功耗设计技术,如MTCMOS功耗门控、多电压、以及动态电压和频率缩放(dvfs ),将使工程师的芯片设计和验证发生较大转变。这些技术能够显著降低深亚微米级芯片的功耗,还能够满足传统上对突发情况、开发速度、风险及手工核查与实施 等方面的要求。可以说,Eclypse低功耗解决方案结合了广泛的先进技术、方法、标准和自动化。

基于在低功耗设计领域十年以上的领导地位,Eclypse低功耗解决方案提供了若干新颖、先进的低功耗技术。设计者可以利用增强的时钟门控和低 功耗时钟树综合,在为低功耗而优化时钟结构的同时,兼顾时钟抖动和时序等目标。先进的多阈值漏电流优化利用选项限制了Vt的比例,提供独立于设计处理的最 佳漏电流功耗优化。电源开关插入和优化的增强型自动化功能,使电压降和面积限制能够用于功耗规划和假设分析。

Eclypse解决方案支持业界标准的统一功耗格式( UPF )语言,可以用于满足低功耗设计需求。包括以下满足UPF的工具:Discovery™验证平台的关键部件MVRC™以及VCS® with MVSIM™;Galaxy™ 设计平台的关键部件Design Compiler®、Power Compiler™、IC Compiler™、DFT MAX™、Formality®,和PrimeTime®。为达到低功耗设计,该解决方案额外附加的工具包括:Innovator™、HSPICE®、 HSIM®、NanoSim®、TetraMAX®和PrimeRail™,以及DesignWare®IP与新思科技的专业服务。该Eclypse解决 方案支持开源方法学,包括那些由Synopsys和ARM共同撰写的《低功耗方法学手册》( LPMM )中所载的内容。

“ARM公司一直位于发展低功耗电子产品的前沿。我们与新思科技开创性的合作促进了电源管理技术的发展,提高了IP、工具和方法的总体水平,从 而帮助主流设计师们能够实现他们的目标。”ARM公司设计技术总监John Goodenough说:“结合了ARM物理层面和处理器端IP体系,新思科技的Eclypse低功耗解决方案可有效地降低消费产品的功耗。这些已由《低 功耗方法学手册》中无数的硅技术产品所证实。”

瑞萨科技公司设计技术部总经理Hisaharu Miwa说:“在多达20个电源域的复杂设计过程中,我们运用新思科技的具有多电压协同验证功能的(MVSIM)VCS仿真器低功耗验证解决方案取得了巨 大的成功。我们发现,具有MVSIM功能的VCS仿真器的独特魅力在于能识别出其他方案不能查出的电源管理漏洞,而且使验证步骤增快了5至10倍的周期。 我们已把它整合进了我们的低功耗验证流程!同时,由于具有MVSIM功能的VCS仿真器是Eclypse解决方案的一部分,可以更好地与新思科技其它功耗 管控产品进行协同,从而更好地为我们所用。”

新思科技方案市场营销副总裁George Zafiropoulos说:“ Eclypse低功耗解决方案已经经过验证,是经过多年持续努力、为低功耗芯片设计领域创造出的业界最全面的硅基解决方案。通过Eclypse,新思科技 将旗下的低功耗开发工具、IP、方法以及服务整合起来,成为这一套易于使用的解决方案,使设计团队能够更加迅速、自信地采用最先进的低功耗技术。”

Eclypse低功耗系列研讨会<

新思科技将举办一系列Eclypse低功耗研讨会,以帮助芯片开发团队了解并采用最新先进的低功耗设计技术——Eclypse解决方案。ARM公司 也将参加此次研讨会。研讨会将包括Eclypse解决方案概述和自动低功耗设计流程关键要素的详解。新思科技是ARM联合体成员。

新思科技与中芯国际携手推出

March 6, 2008

新思科技与中芯国际携手推出
增强型90纳米参考流程,以降低集成电路的设计和测试成本
最新推出的设计流程简化了低功耗片上系统(SOC)的开发和测试过程
2008227-美国加州芒廷维尤和中国上海- -为全球半导体设计和制造提供软件和知识产权的主导企业新思科技(Nasdaq:SNPS)和世界领先的集成电路芯片代工公司之一中芯国际集成电路制造有 限公司(“SMIC”,纽约证券交易所:SMI,香港联合交易所: 0981)今日宣布,共同推出一个支持层次化设计及多电压设计的增强型90纳米RTL-to-GDSII参考设计流程。该流程受益于当前最先进的逻辑综 合、可测性设计(DFT)和可制造性设计(DFM)技术,其主要特性包括:Design CompilerTM Ultra产品的拓扑综合(topographical synthesis)技术、DFT MAX产品的扫描压缩技术以及IC Compiler 布局与布线(place-and-route)产品的可制造性设计(DFM)特性。这些技术的完美融合有助于降低片上系统(SoCs)的实施和测试成本。
中芯国际设计服务资深院士Paul Ouyang表示:“为了增强我们的90纳米参考流程,我们与新思科技进行了紧密合作。最新的设计迭代过程建立在上述流程的低功耗、DFT和DFM特性的 基础之上。新的流程可以减少综合迭代次数并降低测试成本,让我们的客户能够大幅度降低成本和设计风险。”
增强型参考设计流程3.2版以中芯国际的90纳米工艺和新思科技的Pilot设计环境为基础,目前已使用专为中芯国际90纳米工艺开发的ARM ®低功耗设计套件在新思科技的Galaxy™设计平台上进行了验证。该参考流程采用了Design Compiler Ultra 的拓扑综合(topographical synthesis)技术,该技术在综合阶段就可以精确预测布局后的时序、功耗和面积,从而减少逻辑综合和布局之间的迭代设计时间。用于低功耗设计的高级 功能包括电平转换器(Level shifter)和隔离单元(Isolation Cell)的插入和布局优化、多电压区域的创建、多电源网络的自动综合以及理解多电压区域的时钟树综合。为减少静态漏电,该设计流程采用了电源闸控 (Power Gating)技术,可关闭处于工作状态的芯片区域的电源。DFT MAX则用以生成扫描压缩电路,通过减少生产测试所需的数据量和时间来充分降低测试成本。该工具还减少了跨电压域的扫描链连接的数量,从而缩减了电位转换 器(Level Shifter)或隔离单元(Isolation Cell)的数量来减少DFT对芯片面积的影响。
该参考流程还采用了IC Compiler中的关键区域分析(CAA)技术来确定随机颗粒缺陷对成品率的影响。通过采用CAA,设计人员可以识别出成品率损失较大的电路结构,并在 生产前采取纠正措施。该流程中的其它DFM功能包括连线过孔的优化以及插入填充去耦单元(filler cell and filler cap)。
新思科技战略市场发展副总裁Rich Goldman表示:“与中芯国际的长期合作使我们能够通过增强参考流程满足客户对DFT、DFM和功率管理的不断变化的需求。与中芯国际的共同努力使我 们能够向我们共同的客户提供满足他们所需的先进工具和技术,从而实现首次即成功的芯片设计。”

规范设计流程帮助“中国芯”持续发展

January 30, 2008

摘自《国际电子商情》“消费电子”版

Synopsys:规范设计流程帮助“中国芯”持续发展
在不久前举行的2007年第二届“中国芯”评选活动中,新思科技(Synopsys)可以说是最佳配角。在10家获奖的“中国芯”供应商中,有9家采用了 Synopsys的EDA工具。其中8家的大部分设计流程都是Synopsys的。Synopsys也因此获得了“2007年度中国芯支持奖”。
Synopsys中国区董事总经理潘建岳表示,甘做客户背后的无名英雄,帮助客户取得成功,也是Synopsys的一个基本原则。一个很有意思的例子就 是,即使在Synopsys的2008年新年台历上,也很少有Synopsys自己的广告和宣传,讲的都是其一个个中国客户成功的故事。
对于全球和中国半导体产业的发展趋势,以及Synopsys在华的经营策略,不久前潘建岳接受了包括《国际电子商情》在内的少数几家电子技术媒体的专访。
潘建岳:规范设计流程让产品设计周期可预测和可保障
半导体产业整合从终端波及EDA工具
《国际电子商情》(以下简称ESMC):您如何看待过去几年来全球半导体产业的整合趋势?
潘建岳:一个非常明显的变化是,从2004年开始,IT产品进入消费者时代。个人客户超过了政府客户和公司客户,个人对电子产品的需求,是技术发展的最大推动力,这是一个大的产业变化。
IT消费从政府到企业到个人消费者,市场容量扩大了,但给我们从业者带来了很大的挑战。芯片设计越来越复杂,建厂费用越来越贵,但个人消费者对成本和上市时间却要求严格,整个产业走向整合。
首先是制造能力的整合,例如一些半导体企业加入了IBM工艺联盟,和IBM一起合作进行先进工艺开发,日本也有一些半导体企业组成制 造联盟。2007年一个标志性事件是,德州仪器(TI)淡出先进数字工艺竞赛。TI一直是美国技术的源头之一,不光有设计能力,工艺和制造能力一直是全世 界前三位的公司,但是它宣布在32纳米以下不再单独研发数字生产工艺。
另一方面,设计产业也有同样的趋势。英特尔以前一直用自己的设计流程和设计方法、设计工具,认为是它的核心竞争力,绝对不允许别的公司用同样的工具。因此 英特尔有一个很大的团队,自己来做工具。但经过了反复的评估以后,英特尔发现需要的研发投入越来越大,还有商业上的压力,因为要保证它的营运能力,必须要 聚集于差异化能力建设上,因此就把设计工具这块停止了。2007年8月,英特尔宣布选择Synopsys作为首选EDA供应商,并和Synopsys达成 了长期战略合作协议,共同开发先进设计流程。
此前很多公司作过类似这样的整合,但英特尔的举动是标志性的,代表了整个产业的趋势。由于英特尔在设计方面领先,对于我们来讲意味着非常大的一个责任。
ESMC:产业整合,对于EDA公司有什么影响?
潘建岳:很多公司宣称要提供设计平台,实际上这个整合趋势提出了更高的要求,EDA公司必须要真正为客户提供点到点的服务,从产品的结构服务一直到最后的制造都要有完整的流程,都要为客户考虑到。
第二,不同的客户可能会有不同的要求,有的可能关注高性能,有的是关注功耗。针对不同的设计要求,我们要有相应的优化流程。也就是,要求EDA公司除了提供强劲的单点工具之外,还有相对完整的流程,并针对不同的产品特点有优化和细分。
规范设计流程帮助“中国芯”持续发展
ESMC:随着一部分中国IC设计公司解决了生存问题,可持续性发展成为中国IC设计产业新的话题,您怎么看?
潘建岳:美国半导体公司的机会都是企业用户,中国台湾靠的是PC,中国大陆IC设计产业靠的是消费类电子,靠的是我们整个市场的购买力。消费类的特点是产品变化非常快,因此要价格便宜,要抓住应用创新。
中国很多IC设计公司还是中小企业,中小企业要生存和发展,要注意几点,一是企业家精神;二是执着和坚持;三是关注应用,因为是消费类;四是注重产业链合作和共赢,小公司能力有限,不要想什么都自己做。
ESMC:你认为什么时候大陆能够出一个10亿美元的IC公司,需要什么条件?
潘建岳:我相信大陆一定会有10亿美元的公司出现,可能是4-6年。但很难讲是做数字电视,还是手机,但是一定是消费电子领域, 很可能在消费电子里很多领域都有涉猎。借用一句话,小胜在志、大胜在德, 中国IC设计公司做到1-2亿美元,依靠的是产品定义和执行能力,要走到10亿美元,更重要的是管理和财务平台,一定会有并购发生,而上市公司有这个平 台。
ESMC:伴随着中国IC设计公司的增长,Synopsys有哪些新的服务策略?
潘建岳:Synopsys于1995年进入中国市场,已经有10多年了。如果进入中国的前五年是培育的话,那么从今天往后看五年,是我们和中国客户一起增长,相应地,我们的业务会得到较好的发展。
针对中国IC设计产业,我们有知名的12345的体系,如开发教材,高校讲学和培训机制,服务体系四种支持,五种保证。这些对小型公司和中等公司都是有价值的,对小公司价值更大。
但对大公司来讲,必须要克服更高的技术门槛,采用更先进的技术,因此这方面我们会加强对客户的产品服务,注重怎么样帮助客户可预测、有保障的把 芯片制造出来。中国有一些企业设计和整体能力处在需要提升的阶段,跟国外同类公司相比有差距,因为毕竟是新兴。我们有全球的资源和经验,我们要提供更好的 服务,这是一个方面。
另一方面,这些中国企业跟国外企业相比,所针对的市场更加的动态,竞争更加激烈,这两点都要求,不管是中国公司设计的经验强弱与否,产品竞争压力大小与否,都要求它把差别尽快地做出来,就要求我们提供更好的支持和服务。
所以我们下一步着力要推的是优化的设计系统。刚才你提到了产业整合之后对EDA供应商的要求,那就是向客户提供优化的设计系统流程。中等规模的公司需要更 大的发展,设计系统可以让它规范化,提高它的设计效率,关键是可以让产品的设计周期变得可预测、可保障。随着上市时间越来越重要,可预测非常关键。
ESMC:中国公司大多从事消费类,非常计较成本,Synopsys在降低IP和EDA工具成本方面有什么举措?
潘建岳:我们在EDA工具上有很多措施,来配合国内新生公司的发展。通过和国家科技部“863”计划的全面合作,Synopsys为7个国家级IC产业化基地提供了规范化的先进IC设计环境,新兴公司可以到这些基地中来,这样大大降低了新兴公司使用EDA工具的门槛。
同时在IP方面,Synopsys推出针对中国市场的特别版IP及业务模式。我们从2007年开始,首先是和北京集成电路设计有限公司合作推出了一个IP 的MPW计划,客户在做产品样片的时候,相当于市场几分之一的价格把IP做到样片里,然后可以投片,然后可以进行测试,一旦用户认可了以后才生产。这基本 上只是针对中国客户才有的突破性IP商业模式。

消费类芯片是中国市场最大热点

January 17, 2008

摘自《中国电子报》2008年1月15日“IC业界”版

– 半导体进入个人消费时代,产品差异化提升设计工具价值

近年来,消费电子的成长势头强劲,更小,更快,更省电的芯片日益得到市场的青睐。同时,半导体产业也面临着非常严峻的挑战和压力,包括不断上涨的研发费 用,产品生命周期管理和消费者变化多端的个性化需求。在半导体产业的研发紧密关联的电子自动化解决方案(EDA)领域,也同半导体产业一样,面临着日益激 烈的竞争。合作成为各大公司发展的必然,而工艺技术从65nm到45nm进而向32nm的演进,集成化的完整的端到段端的设计解决方案将成为2008年 EDA供应商的追求。

Synopsys中国区董事总经理潘建岳:“2007年我们系统性的推出了针对中国市场的,超出全球标准的创新服务体系。重点推出基于SystemVerilog的验证方案,从应用到芯片的全套低功耗设计方案和更易集成于设计中的高质量IP。”

在美国半导体产业不再是一个朝阳产业,但受强劲需求的推动,半导体在中国还是一个蓬勃发展的朝阳企业。从最终购买半导体产业的客户来讲,在过去几年 也发生很大的变化,现在个人客户超过了公司客户和政府客户,这是一个大的产业的变化。现在,对于半导体芯片而言,是一个消费者的时代,个人消费者是我们最 大的客户。
从另外一个方面来讲,整个设计业也在做整合了,如流程的整合。Intel从前一直用自主优化的设计流程和设计方法,认为这也是它的核心竞争力之一。 2007年6月,7月的时候,经过反复的评估之后,英特尔选择了Synopsys作为他们的EDA主导提供商,把Intel内部现有的多种设计流程整合到 Synopsys流程上,双方共同进行32nm一下先进设计技术研究。Intel此举具有标致意义。
在2007年,我们继续不断提高产品性能,并推出了一系列创新的高性能的技术和解决方案。同时针对中国市场的特点,推出特别版IP及业务模式。在新IP业 务模式的帮助下,中国客户以更低的进入门槛,更灵活的价格模式将获得高质量IP,这更加符合中国客户的资本结构。
与全球半导体个位数增长不同,中国半导体市场继续保持较高的增长。中国市场需求与本地芯片供给的差距绝对值继续扩大。消费类芯片是中国市场的最大热点,其 中新兴公司交替成长。Synopsys中国业务在2007年取得较快增长并具有以下特点:首先,最先进的设计理念和技术已为中国用户所采用。如针对 65nm以下的可制造性验证技术PromeYield和大批量产良率管理的Odyssey工具等;其次,Synopsys高质量IP的价值逐渐为中国客户 接受,Synopsys设计咨询服务支持了更多中国芯的辉煌,如多款中国自主设计的CPU,数字电视/移动电视芯片及Rockchip的MP4/PMP芯 片。第三,跨国IC公司加快其中国研发/设计的推动速度,推动了对Synopsys工具和服务的需求。
Synopsys在中国发展的过程中始终遵循的根本宗旨及我们反复倡导的发展理念就是“推动产业,成就客户,发展自己。”
这些年来,Synopsys设计流程已逐步成为大多数国内领先设计公司的主流设计流程,如大家熟悉的IC设计领军企业晶门科技,海思半导体,大唐微电子, 在 Nasdaq上市的中星微,炬力半导体和展讯通信以及新兴的瑞芯,Amlogic,智多微电子和安凯等公司。在2007年12月由信息产业部支持评选的十 大“中国芯”中,每一款都融入了Synopsys公司的产品和技术,其中8款全部或主要采用了Synopsys的设计工具和服务。

« Previous Page