3GPP LTE(长期演进)简介
March 25, 2009
物理层算法的设计及验证
概述
3GPP LTE（长期演进）已经成为未来移动通信系统的事实标准。此一新标准目前也被称为4G，其特征体现在高数据率和低延迟，并采用了基于分组的协议。倘若欧洲、美国和亚洲都采用3G LTE，它也将成为第一个真正意义上的全球统一的标准。2008年12月11日，Release 8已经定名为LTE的最终功能规格。
与会者将了解到3G LTE标准的Release 8内所确定的LTE物理层调制和编码方案。研讨会将对对多项核心物理层技术进行展示，如OFDM、SC-FDMA和MIMO及其在LTE内的应用。
本次研讨会采用报告和演示相结合的形式，主要特色体现在采用Synopsys的System Studio和Steepest Accent的LTE物理层模型库来举例说明所展示的各项概念。
本次由Synopsys和Steepest Accent联合举办的研讨会可免费参加，但与会者需要预先登记。
参加人员
本研讨会适合所有希望了解3GPP LTE系统物理层所涉及的技术和制程的所有工程设计、技术营销以及技术管理人员。
预备知识
本研讨会经过精心设计，旨在向广大的工程技术及项目管理人员深入浅出地展示与无线移动系统物理层算法有较多关联的复杂数学理论。为了更好的从此次研讨会获益，建议与会者掌握以下知识：
- DSP的基本原理
- 数字通信系统的基本知识
- 学士水准的数学知识
日程安排
|
Time
|
Topic
|
|
08:30 – 09:00
|
Welcome and Registration |
|
09:00 – 09:30
|
Introduction to 3GPP LTE |
|
09:30 – 10:30
|
OFDM Overview |
|
10:30 – 10:45
|
Coffee Break |
|
10:45 – 11:15
|
MIMO Overview |
|
11:15 – 11:45
|
LTE Physical Resources |
|
11:45 – 12:45
|
OFDM Practical Demonstration |
|
12:45 – 13:45
|
Lunch |
|
13:45 – 15:00
|
LTE Downlink |
|
15:00 – 15:15
|
Coffee Break |
|
15:15 – 16:15
|
LTE Uplink |
|
16:15 – 17:15
|
Physical Layer Simulation: Overview and Demonstration |
|
17:15 – 17:30
|
Wrap-Up |
联系方式
|
北京地区 |
上海地区 |
|
|
2009年3月24日(星期二) 北京丽亭华苑酒店 ( 北京海淀区知春路25号) |
2009年3月26日(星期四) 上海龙之梦万丽酒店 (上海长宁路1018号10楼) |
|
|
联系人：张慧敏小姐 电话：010-59860653 传真：010-59860610 |
联系人：仲蔚小姐 电话：021-23072297 传真：021-52414564 |
Eclypse低功耗解决方案专题讲座
February 26, 2009
- UPF和低功耗后端流程
本次为期一天的专题讲座将介绍统一功耗设计描述语言(UPF)，以及如何在采用了先进低功耗设计技术的设计方案进行物理实现时运用UPF。
本次讲座内容包括使用UPF来确定功率设计意图，如何在floorplan时考虑多电压和断电模式，自动完成电源网络的综合和分析，单元的布局，时钟树综合以及全芯片的布线，以及Sign-off分析的方法。Sign-off分析包括了并发时序和功率分析以及最终门电路静态校验。
本次专题讲座将包括一些实际动手的试验，帮助大家在Synopsys后端工具IC Compiler中使用UPF完成一个真正low power的设计。
具体的时间安排如下：
|
Schedule
|
Title
|
|
09:30 – 10:45
|
Overview, Intro to UPF and Methodology |
|
10:45 – 11:15
|
Backend Design Initialization |
|
11:15 – 11:30
|
Break |
|
11:30 – 12:30
|
PNS/PNA |
|
12:30 – 13:30
|
Lab & Lunch |
|
13:30 – 14:30
|
Placement, CTS, and Routing |
|
14:30 – 15:00
|
Lab |
|
15:00 – 16:00
|
Signoff STA, Power, and Static Checking |
|
16:00 – 17:00
|
Lab |
目标听众：应用先进低功耗设计技术进行后端物理实现以及Sign-off的设计、验证及负责CAD的技术经理或工程师。
| 北京办事处 | 上海办事处 | |
| 2009年3月11日 9:30am-5:00pm |
2009年3月9日 9:30am-5:00pm |
|
| 报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711 |
联系人：仲蔚 |
Synopsys开创快速原型新时代
February 10, 2009
扩展型硬件辅助验证平台解决嵌入式软件开发和系统验证的经济学问题
美国加利福尼亚州MOUNTAIN VIEW ，2009年2月9日—全球领先半导体设计和制造软件及IP供应商Synopsys公司（纳斯达克股票代码：SNPS），今天宣布推出其扩展型Confirma™快速原型平台。通过引入最近收购的CHIPit®各种产品、工具和技术，简化了快速原型构建的实施和部署工作，确保用户可以更快地开始硬件辅助系统验证和嵌入式软件开发。再辅之以HAPS高性能原型硬件，扩展型Confirma平台现可同时提供软件可配置架构和基于事务的协同验证能力。Confirma平台结合了经过验证的原型方法、IP、服务、硬件和软件，对于多种原型应用来说都是一个全面的解决方案。Synopsys现在可提供最全面的软件到芯片（Software-to-Silicon）验证解决方案，包括快速原型、虚拟平台、功能验证和模拟/混合信号电路仿真，解决了片上系统（SoC）验证过程中的关键挑战。
“越来越复杂的SoC、越来越多的嵌入式软件和高成本的仿真，已经催生出系统设计和验证的新方法。” Synopsys公司副总裁和Synplicity业务部门总经理Gary Meyers说：“建立属于自己的原型板，虽然已广泛使用了很多年，但是对客户来讲已变得越来越难以设计、制造和实施。我们的Confirma平台是技术领先的快速原型系统，代表了新的全面硬件辅助验证时代，确保了开发团队可以协同验证，并更加经济地交付其复杂的芯片和软件。”
“快速原型如何帮助我们呢？最关键的好处是使我们几乎一直能够在收到硅片后一到两天内就搭好系统并实现运行。”Atheros公司工程副总裁Rick Bahr说。
硬件辅助验证的经济学分析
日益复杂的芯片设计和软件内容，增加了嵌入式软件开发和系统验证的成本。类似于“大盒子”仿真系统这样的传统方法，对于嵌入式软件开发者及验证团队而言，在进行广泛部署时过于昂贵和缓慢。客户定制的基于FPGA的各种原型可以解决这些问题，但是实施和调试起来却都很困难、耗时和昂贵。Confirma快速原型平台帮助解决了这些与传统方法相关的问题，并且把所有的关键组件集合在了一个完整的、可负担得起的解决方案之中，确保了更多的设计团队可充分利用硬件辅助验证的好处。
“Synopsys的硬件辅助验证策略，重点集中在充分利用性能与容量不断增长的FPGA，并配之以领先的实现工具，使其成为业界领先的硬件辅助验证解决方案供应商，”市场调研公司Gary Smith EDA创始人兼首席分析师Gary Smith说：“嵌入式软件开发对于SoC设计人员来讲是一个巨大的挑战，但扩展性Confirma平台是解决方案的一个重要部分。”
扩展型Confirma平台
扩展型Confirma平台是用来实现快速原型的一套完整的产品组合，包括基于FPGA的原型系统和电路板、接口和存储器板，以及实施和调试用软件。Confirma平台提供了迅速实现一项快速原型所需要的所有元素。
硬件平台：
• CHIPit系列快速原型系统带有一个可实现更大自动化的可编程互联架构，并提供了专为基于事务的验证而优化的类仿真能力。
• HAPS™系列快速原型板为系统验证和嵌入式软件开发提供了较高的性能。
• 集中了广泛的高速接口和扩展板，确保了各种原型可以被很轻松地定制，并涵盖了一个广泛的应用范围。
软件工具：
• CHIPit Manager Pro原型配置和项目管理软件
• 与SCE-MI（标准协同仿真建模接口）兼容的基于事务的协同验证接口
• Certify®多FPGA实现和分区软件
• Identify® Pro调试软件，带有TotalRecall™可视度增强技术
• Synplify® Premier——技术领先的FPGA物理综合工具
作为产品供应之补充是一系列广泛的服务、培训和支持选项，从一周的培训课程到全方位的turn-key服务，以及为Synopsys分布在世界各地的硬件和软件设计团队提供的全球支持。
一套全面软件到芯片验证解决方案（Comprehensive Software-to-Silicon Verification Solution）的一部分
Confirma快速原型平台是Synopsys的软件到芯片验证解决方案的一部份，为复杂的片上系统开发，提供一套业界最全面的、行之有效的嵌入式软件开发、系统验证、功能验证和电路仿真软件、硬件、知识产权、方法和服务。新的解决方案级集成，包括在Synopsys的Confirma平台和VCS®高性能模拟器之间的协同仿真和调试，并支持Confirma快速原型中的可综合DesignWare® IP。这套Confirma产品还集成了基于虚拟平台的Innovator，为嵌入式软件的开发和验证确保了一个混合虚拟/物理原型环境。
快速原型研讨会和专题技术研究交流活动
Synopsys计划从2009年2月份起，启动一系列的基于快速原型培训的半天管理研讨会和全天实践性专题技术研究交流活动。更多信息和请注册登陆网站http://www.synopsys.com/company/pages/Events.aspx.
关于Synopsys
Synopsys有限公司（纳斯达克股票代码：SNPS）是全球电子设计自动化（EDA）行业的领导者，为全球电子市场提供用于半导体设计和制造的软件、知识产权（IP）和服务。Synopsys的全面解决方案将其在实施、验证、IP、制造和现场可编程门阵列（FPGA）等方面的产品组合集于一体，帮助设计师和制造商解决了当前面对的各种关键挑战，如功率消耗、良率管理、软件到芯片（software-to-silicon）验证以及实现时间。这些技术领先的解决方案帮助Synopsys的客户建立了一个竞争优势，既可以将最好的产品快速地带入市场，同时降低成本和进度风险。Synopsys的总部位于加利福尼亚州的Mountain View，并且在北美、欧洲、日本、亚洲和印度拥有60多家办事处。如需获得更多信息，请登陆http://www.synopsys.com。
——————————————————————————————-
Synopsys, Certify, CHIPit, Confirma, DesignWare, HAPS, Identify, Synplify, TotalRecall, and VCS are registered trademarks or trademarks of Synopsys, Inc. Any other trademarks or registered trademarks mentioned in this release are the intellectual property of their respective owners.
自动快速原型-为你的ASIC项目降低成本、提升竞争力
February 4, 2009
参加人员
开发复杂ASIC的半导体或系统公司的工程经理们
内容
为时半天的研讨会将探讨ASIC硬件和软件开发经理们目前所面临的经济方面的、技术方面的诸多挑战，也将研讨新思科技所提供的解决方案。新思科技的专家将着重介绍新型自动快速原型系统如何帮助您降低成本并快速完成系统验证和软件开发，同时还将探讨未来快速原型的方向。其后是本地一位芯片开发经理的演讲，演示其在最近一个项目中采用自动快速原型的情况。最后是问答和自由交流时间。
日程安排
|
1:30-:200
|
Q&A, Lucky Draw | |
|
2:00-2:45
|
Introduction: The Economic & Technical Challenges of ASIC HW/SW Verification and Overview of Synopsys’ Software to Silicon Verification Solution | |
|
2:45-3:30
|
Confirma Introduction: Reducing Costs and Improving Schedules for ASIC HW/SW Verification with Automated Rapid Prototyping | |
|
3:30-4:15
|
Synopsys Technology Outlook: Evolving Software/System Validation Challenges and Solutions | |
|
4:15-5:00
|
Customer Keynote: Case study of rapid prototyping for ASIC HW/SW validation | |
|
5:00-5:15
|
Q&A, Lucky Draw | |
联系方式
北京地区
2009年2月9日(星期一)
1:30 pm – 5:30 pm
北京丽亭华苑酒店 ( 北京海淀区知春路25号)
联系人：张慧敏小姐
邮件：hmzhang@synopsys.com
电话：010-59860653
传真：010-59860610
上海地区
2009年2月10日(星期二)
1:30 pm – 5:30 pm
上海龙之梦万丽酒店 (上海长宁路1018号10楼)
联系人：仲蔚小姐
邮件：weiz@synopsys.com
电话：021-23072297
传真：021-52414564
海阔凭鱼跃 天高任鸟飞－－Synopsys 2009中国用户大会征文
January 12, 2009
是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！
论文征集内容包括:
综合策略与经验
Synthesis Strategies and Experiences
深亚微米物理设计, 包含信号完整性和低功耗设计
Deep Submicron Physical Design, with SI and Low Power
深亚微米SOC物理分析及建模
Physical Analysis and Modeling for Deep Submicron SoC
SoC验证及仿真技术
SoC Verification/Simulation Techniques
可测性设计及测试向量自动生成
Design-For-Test (DFT) and Test Vector Generation
静态验证
Static Design Verification
系统级设计
System Level Design
FPGA及原型设计
FPGA and Prototyping
数模混合设计与验证
Mix-Signal Design and Verification
在分享您的成功设计经验同，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！
征文步骤：
1. 提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 2月28日，请附上所有作者的姓名，单位，电话号码以及论文的题目）
2. Synopsys技术委员会筛选所有论文摘要
3. 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文
4. 准备论文（截止时间为：4月20日）
5. Synopsys 2009年中国用户大会及颁奖仪式将于5月分别在北京，上海和深圳举行
奖励办法：
1. 所有提供论文的作者都将获得精美的纪念品
2. 优秀获奖论文将编辑成册，供获奖论文作者收藏
3. 获奖论文的作者将获得丰厚的奖品及奖金
4. 根据作者的需求，所有获奖论文将在相应的媒体发表
5. 所有获奖论文的作者将获得”Synopsys 成功用户证书”
[新闻稿]新思科技发布Galaxy Custom Designer
September 28, 2008
进入混合信号实现市场新一代的解决方案：为定制设计提供统一的开放设计环境
中国北京——全球领先的半导体设计和制造软件及知识产权（IP）供应商新思科技(Synopsys，Nasdaq: SNPS)发布业界第一个现代混合信号实现解决方案——Galaxy Custom Designer。Galaxy Custom Designer依托于新思科技的Galaxy设计平台，着眼于提高设计生产力，为定制及数字设计提供一个统一的解决方案，以求提高设计工程师的工作效率。Galaxy Custom Designer为用户提供一个熟悉的用户界面，按统一的使用环境集成了模拟仿真、寄生参数提取和物理验证等相关工具。这是首个既支持原有设计系统，又支持主流代工厂商的PDK，从而提供了空前的开放性和互操作性。该模块化架构完全基于OpenAccess。
“我们的客户一直以来，希望能有一款替代目前市场上定制解决方案的现代产品。”新思科技董事长兼首席执行官Aart de Geus说。“Galaxy Custom Designer植根于最前沿的开放架构，并与Galaxy设计平台及我们的模拟/混合信号验证和IP解决方案紧密结合，新思科技将以在数字实现领域的作为为榜样，为定制设计服务。”
TSMC设计及技术平台副总裁Fu-Chieh Hsu说：“Galaxy Custom Designer的开放架构，支持互操作的PDK，这是我们的Open Innovation Platform 不可分割的一部分，从而帮助设计者在模拟和全定制领域不断创新。我们与新思科技协作，发展业界第一个65纳米、单一的PDK支持多种设计环境，包括一些最新的创新，例如 Custom Designer。我们还将继续与新思科技、互操作PDK库（IPL）联盟合作，共同推动互操作PDK在业界的部署与应用。”
除了开放架构的创新以外，Galaxy Custom Designer将传统分离的数字设计与定制设计连接在一起，极大地提升了生产率。Galaxy Custom Designer还与新思科技的IC Compiler物理实现解决方案协作，实现数据透明，在Floor Plan, Placement & Route，最终数据整合过程中完成重要数据交换，使迭代次数大为减少。
Priva技术公司首席技术官Jeff Berkman说：“我们的客户需要我们及时交付先进的安全保护产品，并保证绝对可靠。从我们混合信号安全IP向Galaxy Custom Designer的平滑转换，天然的易用性及直观的界面使我们显著地降低了设计反覆的时间，提升了质量。我们期待着在今后的设计中，通过使用Galaxy Custom Designer，大大提升我们的设计生产率。”
IMS芯片公司IC设计高级经理Wolfram Klingler说：“作为Galaxy设计平台的一部分，Galaxy Custom Designer的推出，提供了完整的基于单元之上的定制设计能力。我们正把它应用于我们下一代HDRC传感器阵列设计之中。Galaxy Custom Designer易于采用，并较之其他解决方案显著提升生产率。”
从零开始，Galaxy Custom Designer一经架构，其目标就是提升生产率。主要模块包括一个原理图编辑器，可以完成原理图编辑和动态高亮。这一模拟环境提供了访问Synopsys模拟仿真器的模块，包括HSPICE®, HSIM™ XA, NanoSim® XA和WaveView分析器。版图编辑器提供实时P-Cell parameter变化的预览，另外，在Galaxy Custom Designer，还能动态获得Hercules™ DRC/LVS 和Star-RCXT™ parasitic extraction的结果。
Galaxy定制设计工具目前已上市。
[新闻稿]世芯电子采用新思科技Eclypse低功耗解决方案
August 13, 2008
全球领先的半导体设计和制造软件及知识产权（IP）供应商新思科技(Synopsys，Nasdaq: SNPS)和领先的无生产线的ASIC提供商世芯电子(TSE:2330)(TSE:NYSE)(TSE:TSM)今天宣布，世芯电子已采纳新思科技的 Eclypse™ 低功耗解决方案作为其低功耗设计的方法论。这一合作为双方在高质量、高产量SoC设计方面的长期紧密合作树立了新的里程碑。
“从我们刚刚起步开始，新思科技就一直是我们的优选EDA提供商。”世芯电子工程副总裁沈翔霖说：“我们对于新思科技全面的高性能工具套件以及他们积极主动的技术支持非常信任。这种信任始于第一次成功的合作，也建立在长期的良好合作基础之上。世芯电子历史上几乎所有的出带（tapeouts）都是由新思科技的设计工具设计的。现在，通过采用新思科技的低功耗解决方案流程，结合世芯电子的低功耗设计专长及技术，世芯电子对于应对在65纳米及以下低功耗设计及验证中不断增长的复杂性充满信心。”
新思科技的Eclypse低功耗解决方案是业界一套最全面、最有效的系统级的实施、验证和签收（sign-off ）工具、IP、以及服务，它将推动低功耗芯片的开发、降低低功耗设计的风险、减少 开发时间。Eclypse解决方案是一套经过整合的、易于使用、并涵盖设计过程每一阶段的低功耗工作流程。因此， Eclypse解决方案将使设计团队能够采用最先进的低功耗技术，大幅提高效率、降低风险，并最终得到高质量的芯片，从而实现并超越功耗、尺寸、速度和产量等方面的目标。客户在Eclypse流程里可以采用到的低功耗设计技术包括：多电压、多阀值 (Vth)、电平转换电路/ISO cell, 功耗门控、动态电压和频率缩放, IR 分析，静电时序分析等等。
新思科技 方案市场营销副总裁George Zafiropoulos 说：“新思科技与世芯电子具有长期非常成功的合作历史，我们紧密合作、共同推出了许多tapeouts。世芯电子的设计需求变得愈来愈复杂，他们最新一代设备将有可能包括31个功耗域，这样，相对于之前的设计，验证复杂性将急剧上升。通过采用Eclypse低功耗解决方案，世芯电子将能够从容面对这些挑战，同时减少设计开发时间。”
关于世芯电子 (Alchip Technologies)
世芯电子有限公司总部设于台湾台北，专为高复杂度、高产量SoC设计提供硅设计及量产服务。 世芯電子成立於2002年，由一群來自矽谷及日本的優秀工程師創辦。世芯电子成立于2002年，由一群来自硅谷及日本的优秀工程师创办。 隨著IC設計技術複雜度的提高和產品快速上市的需求，世芯致力於為客戶提供最高效益/成本比的解決方案，確保客戶一次投片成功並快速將產品導入市場。随着IC设计技术复杂度的提高和产品快速上市的需求，世芯致力于为客户提供最高效益/成本比的解决方案，确保客户一次投片成功并快速将产品导入市场。世芯的目标客户针对的应用市场包含娱乐装置、手机、高清电视、通讯设备、计算机及其它消费性电子产品的IC 世芯的目標客戶主要針對成長快速且追求量大市場的IC供應商/系統廠商，這些應用市場包含娛樂裝置、手機，高畫質電視，通訊設備，電腦及其他消費性電子產品的IC。。 世芯成立以來，已完成眾多高階製程（130nm, 90nm 以及65nm）及高複雜度SoC設計的成功案例。世芯成立以来，已完成众多高阶制程（130nm, 90nm以及65nm）及高复杂度SoC设计的成功案例。 世芯分別在美國（矽谷），日本（新橫濱），中國（上海）和臺灣（新竹）擁有分部。世芯分别在美国硅谷、日本新横滨、中国上海和台湾新竹拥有分部。 更多關於世芯電子的介紹請參考公司網站：http://www.alchip.com。
[新闻稿]长远规划和技术领先是公司发展基础
August 12, 2008
电子设计自动化（EDA）行业可以说是集成电路产业金字塔的塔尖，在塔尖上跳舞并站稳是需要一定实力的。Synopsys（新思科技）公司是为全球集成电路设计业提供电子设计自动化软件工具的主导企业，从1995年进入中国市场以来，Synopsys公司一直致力于加快中国集成电路设计产业的发展，其中国团队和业务也一直保持着良性成长。
在过去几年里，Synopsys公司在中国市场的销售额年均增长70%。担任中国区总经理13年的潘建岳，最近荣升Synopsys公司全球副总裁兼亚太区总裁，这一长期被中国台湾和香港地区人士以及美国人占据的职位，第一次由一名土生土长的中国大陆人出任。今后Synopsys公司将如何布局亚太市场和中国市场？潘建岳先生对未来产业发展持什么样的观点？近日《中国电子报》记者独家采访了这位Synopsys公司全球副总裁兼亚太区总裁。
中国大陆是最有活力的市场
记者：很多跨国公司亚太区总裁的职位一直由我国台湾、香港或是有美国背景的人担任，很少有大陆人出任，这次为什么会出现这种情况？亚太区总裁需要具备什么素质？
潘建岳：就IC（集成电路）行业或者整个IT（信息技术）行业而言，中国台湾和香港的发展早于中国大陆，这个行业的管理人员最早基本上都是从我国香港、台湾或直接从美国过来的，大陆人做亚太区总裁的情况确实比较少。但是随着中国大陆市场的发展和经济的增长，这种情况正在改变。
目前，对跨国公司来讲，中国大陆不一定是亚太地区最大的市场，但大陆市场毫无疑问是最有活力的市场。亚太地区的业务负责人如果对大陆市场有更深入的了解，无疑对公司未来的发展很有好处。
对Synopsys公司而言，我能够兼任亚太区总裁得益于我们拥有一个良好的团队以及用户的认可。另外，Synopsys公司应该说是一个很有远见的公司，强调在公司内部给员工提供一个公平竞争的机会，Synopsys也是第一个让中国大陆人担任中国区总裁的公司，这应该说是公司的企业文化使然。
记者：Synopsys公司亚太区包括哪些地区？亚太地区的发展有什么特点？公司会采取什么发展策略？
潘建岳：Synopsys公司亚太区包括5大块，分别是中国大陆、中国台湾、韩国、印度以及南亚（包括澳大利亚、新加坡、泰国、菲律宾等）。
亚太地区对任何一家跨国公司来讲都是一个非常重要和有活力的地区，对Synopsys公司而言也不例外。Synopsys公司在亚太地区的业务总量在不断增长，另外，亚太地区的业务占整个公司的业务的比例也在不断增长。1995年的时候，Synopsys公司亚太区的业务占整个公司业务的比例不到6%，现在占亚太区的比例已经超过16%，这一比例还在增长。
这一增长主要来自两股力量：一是本地企业的发展，比如，中国台湾的台积电、联发科，韩国的三星，还有中国大陆近几年发展起来的一些公司，他们的发展对Synopsys公司近年来的业务成长作出了很大贡献。
另外还有一股力量就是，跨国公司在印度特别是中国以及南亚一些国家和地区设立办事处和建立研发中心。本地区新兴公司的崛起以及跨国公司从西向东的迁移，这两股力量推动了产业的成长也推动了Synopsys公司亚太区业务的增长。因此，我们总体的发展策略是，针对市场发展的新情况，为更好地满足这些企业的成长需求而服务。
新思科技是整合的受益者
记者：我们知道，最近一两年半导体行业似乎行进在下降通道中，但Synopsys公司的业务却在稳步增长。在产业竞争日趋激烈的今天，Synopsys公司得以稳健发展的原因是什么？
潘建岳：从销售额来讲，Synopsys公司已经成为EDA领域全球最大的供应商。我认为这与Synopsys的企业文化和核心领导层的发展理念分不开，我们有一个长期的发展规划。Synopsys公司的任何投资和决策，不仅要看对这个季度或下个季度甚至今年业务的影响，而且要看对公司更长远发展的影响。
Synopsys公司首先坚持长远考虑和长远规划，这是公司能够健康发展的很重要一点。
其次就是技术领先，这也是公司发展的核心理念。Synopsys公司在技术方面不断进行投资，这也为Synopsys公司的创新发展奠定了一个很好的基础。也正是由于这样一来一个原因，国际大公司在选择合作伙伴的时候会首先考虑Synopsys，因为Synopsys公司在技术上领先。长远规划和技术领先奠定了Synopsys公司健康发展的基础。
近几年产业发展环境也在发生变化，一个很重要的趋势就是整合。整合可以从两方面看，一方面是制造能力的整合，代表性公司是TI（德州仪器）；另一方面是设计流程的整合，代表性公司是Intel（英特尔）。应该说，在整合过程中Synopsys公司是受益者。
绿色设计是未来发展的重点
记者：绿色环保已经成为整个产业发展的趋势，在这种大趋势中我们能做什么？
潘建岳：芯片已经成为信息产业的基石，芯片无处不在，芯片如何设计得更加低功耗、更加环保、更加智能非常重要，这个空间非常大。
如何进行绿色设计，这对设计公司的未来发展也非常重要。而在设计过程中是否采用低功耗设计的技巧对未来系统的设计很重要。Synopsys公司在这方面进行了很多研究，目前我们在低功耗设计方面已经拥有一整套方法，我们已经支持了很多大陆方面的客户进行低功耗设计。
记者：集成电路产业的发展与竞争也可以说是人才的发展与竞争，中国大陆集成电路产业发展目前急需什么样的人才？在人才培养方面还存在哪些问题？有什么解决之道？
潘建岳：中国大陆集成电路产业发展目前急需的人才包括三类，第一类是集成电路设计人才，第二类是集成电路应用人才，第三类是集成电路工艺和制造人才。目前，很多高等院校已经有了一个比较系统的培训体系，但是目前各个高校还是缺乏完整的教学体系，特别是教材体系。
首先就是师资的问题，拥有集成电路设计经验和完整的理论基础的教师还是非常缺乏，这个问题需要慢慢解决。其次就是如何让学生在整个学习过程中接触到实际的芯片设计。对实际的芯片设计有更好的把握和了解，能够让学生知道最先进的设计方法，并应用到实际设计中。我想大部分学校目前还不能做到这点，在这方面我们还可以做很多事情。
Synopsys全面收购Synplicity公司
May 30, 2008
尊敬的客户：您好！
在这里我们跟您分享一个令人激动的消息， Synopsys®公司与Synplicity®, Inc.已签署一份有关收购的最终协议。我们在此致函给您，意在说明此项协议对于您、以及您与 Synopsys 或Synplicity公司长期合作关系的意义。
Synopsys公司是电子设计自动化（EDA）领域的全球领导者，为全球电子市场提供半导体设计和制造方面的软件、知识产权（IP）和服务。Synplicity公司是一家提供创新型现场可编程门阵列（FPGA）及集成电路设计和验证解决方案的全球领先企业，其产品主要针对通信、军事/航天、半导体、消费、计算机和其它电子应用市场。
完成此次收购后，Synopsys将进一步扩展技术产品系列及销售渠道。Synopsys将保留Synplicity品牌并继续大力拓展FPGA和快速原型设计业务。原Synplicity总裁兼首席执行官Gary Meyers将成为Synopsys的总经理之一。Synplicity的共同创始人、副总裁兼首席技术官Ken McElva也将继续负责研发相应的系统解决方案。我们相信，通过有机整合两家公司在集成电路设计和验证、现场可编程门阵列（FPGA）等领域的技术和解决方案，双方面的客户都将从中获得巨大的收益。
从2008年5月30日开始，原Synplicity中国的代表处将移入Synopsys北京和上海办公室。您如果需要咨询产品销售方面的信息，请致电Synopsys北京、上海及深圳的销售办公室:
Synopsys北京联系电话：(010) 59860600
Synopsys上海联系电话：(021) 32204540
Synopsys深圳联系电话：(0755) 82519800
现有用户的Synplicity产品的技术支持也将合并入Synopsys的售后支持体系，您可通过以下方式获得及时的帮助:
热线电话: 800-820-0284
邮 件: prchelp@synopsys.com
或与您的客户经理联络.
无论过去还是将来，客户的成功都是我们企业文化中最重要的组成部分。我们将继续履行对客户的承诺，保证您与Synopsys的合作在未来得到充分的保护，并得到进一步的升华。请相信，我们将始终不渝地继续努力创新，为您已经采用的解决方案提供强有力的支持，并推出更新更好的技术、产品和服务。
祝工作顺利、成功！
Synopsys中国
2008年5月
[新闻稿]Synopsys推出新型IC COMPILER布线工具Zroute
May 28, 2008
为IC Compiler用户带来多线程布线与先进的DFM优化，速度提高十倍以上
[中国北京，2008年5月28日]
作为全球领先的半导体设计和制造软件及知识产权（IP）供应商，新思科技(Synopsys，Nasdaq: SNPS)今天宣布推出新型多线程布线工具Zroute，完整集成于IC Compiler。在微处理器、消费类电子、无线领域和计算机图形市场的早期前沿用户推动下，为了充分发挥最新多核微处理器架构的优势，并且解决IC设计领域新兴的DFM（可制造性设计）挑战，新思科技从头研发了这个新型布线工具Zroute
Zroute的先进架构结合了最尖端布线技术，如直接支持软规则，以实现“刻蚀友好”的布线，并避免制造中出现的问题。由于充分考虑到制造规则的影响、时序和其他设计目标，Zroute能够产生高质量的结果（QoR），同时提高制造质量。Zroute还能充分使用现代多核计算平台。结合先进的布线算法和多线程技术,在普通的四核电脑上，Zroute能够为客户设计带来超过10倍的加速。
“具有多线程的能力、以及对网格和非网格布线动态支持的灵活性，Zroute很好地满足了我们对于更快设计收敛的需求。”S3 Graphics技术副总裁Michael Shiuan说，“在我们试用过程中发现，Zroute在单线程时布线收敛要快3.3倍，而在四核平台上整体性能提升10倍以上。”
Zroute集成在IC Compiler之中，成为其标准功能之一，在客户需要的时候，它作为布线工具的备选可以被激活。Zroute的特点是并行优化布线，来迎接未来的技术挑战。与在流程靠后的阶段来解决良率的问题不同的是，Zroute在流程的每一步为良率优化而保留布线资源，以确保良率的影响可以和其他的代价函数一起考虑。另外，Zroute内部的所有阶段都是多线程执行的。它的布线引擎随着线程的增多也显现出运行时间的近线性缩短，从而在IC Compiler客户转移到四核、八核甚至更多核的平台时，确保其显著的增速。
“Zroute充分体现了Synopsys对研发的投入，帮助客户始终站在技术发展的前沿。基于对未来需求的预测，我们很早就着手开发这一新型布线工具，希望不仅能解决新兴的DFM问题、时序等方面的设计目标，而且能在新的多核处理器上非常快地运行。”新思科技公司高级副总裁兼设计实现部门总经理Antun Domic说，“Zroute在早期的使用者中已经取得了很大成功。我们期待着把这一振奋的新技术带给所有IC Compiler的用户。”
Zroute作为IC Compiler的一个标准功能，将在今年6月份提供给有限的一些客户，尚不能大量供货。
Insight China
-
SNUG
-
White Paper
-
Good Chip Series
