http://www.synopsys.com.cn Synopsys Inc. Fri, 22 Jan 2010 10:08:36 +0000 http://backend.userland.com/rss092 en 是鹰你就要飞，是鱼你就要游，我们为您搭建好了展示的空间，现在就等您的参与！ 论文征集内容包括: 综合策略与经验 Synthesis Strategies and Experiences 深亚微米物理设计, 包含信号完整性和低功耗设计 Deep Submicron Physical Design, with SI and Low Power 深亚微米SOC物理分析及建模 Physical Analysis and Modeling for Deep Submicron SoC SoC验证及仿真技术 SoC Verification/Simulation Techniques 可测性设计及测试向量自动生成 Design-For-Test (DFT) and Test Vector Generation 静态验证 Static Design Verification 系统级设计 System Level Design FPGA及原型设计 FPGA and Prototyping 数模混合设计与验证 Mix-Signal Design and Verification 在分享您的成功设计经验同，又能赢取SNUG大奖，如此的精彩，您还等什么呢？快来参加我们的SNUG用户大会吧！ 征文步骤： 请按照Synopsys的模板要求提供您的论文摘要，并email至snugchina@synopsys.com（截止时间为： 3月31日，请附上所有作者的姓名，单位，电话号码以及论文的题目）  Synopsys技术委员会筛选所有论文摘要 入选的论文摘要将有专门的Synopsys技术人员与您具体沟通您的论文 准备论文（截止时间为：6月30日）  Synopsys 2010年中国用户大会及颁奖仪式将于8月分别在北京，上海和深圳举行 奖励办法： 所有提供论文的作者都将获得精美的纪念品 优秀获奖论文将编辑成册，供获奖论文作者收藏 获奖论文的作者将获得丰厚的奖品及奖金 根据作者的需求，所有获奖论文将在相应的媒体发表 所有获奖论文的作者将获得”Synopsys 成功用户证书” http://www.synopsys.com.cn/snug2010.html Synopsys诚邀您出席于2009年7月3日在上海举办的“Synopsys用户大会暨技术研讨会”，届时Synopsys总裁兼首席运营官陈志宽博士也将到会并发表主题演讲；同时来自各个产品线的专家和成功用户就Galaxy设计实现系统、Eclypse低功耗系统、丰富的数字和模拟IP库、FPGA协同验证四大主题开展讨论。 同时，Synopsys还将在会上为获得优秀论文奖的用户颁奖，并将邀请他们作为一线的开发者，与您交流开发心得和成就。此项活动内容丰富，各位专家的材料精彩纷呈，是一次不容错过的IC技术活动，因此再次真诚地邀请您在百忙之中拨冗参与。 时间：2009年7月3日（星期五） 地址 ：上海市长宁区延安西路1116号 地点：上海龙之梦丽晶大酒店－四层大宴会厅 日程安排（ 查看详细技术内容请点击）: 8:30- 9:00 Registration 9:00- 9:15 Opening by Robbins Yeh ----- Managing Director, Greater China Region 9:15- 10:00 Keynote speech by Chi-Foon Chan ------ President&COO 10:00-10:30 SNUG Award Ceremony by Yon-Teh Jung ------ Vice President , Global Technical Services, AP Region Shaojun Chang ------ Manager, China, Global Technical Services 10:30-10:45 Break Galaxy Seminar Low Power Seminar SNUG Award Paper IP&FPGA 丽晶宴会厅A(四楼) 丽晶宴会厅B(四楼) 丽晶宴会厅C(四楼) 晶榕厅+晶枫厅(四楼) 10:45-11:45 Galaxy Overview 10:45-11:15 Eclypse Overview 10:45-11:30 基于UPF技术的低功耗设计流程 10:45-11:45 Synopsys USB 3.0 Solution and Analog ... http://www.synopsys.com.cn/snug-and-synopsys-technology-symposium-2009.html 该解决方案直面定制数字电路、模拟电路和存储验证方面的挑战，通过本地设计规则检验以提升工作效率 2009年4月7日，北京－－全球领先的半导体设计与制造的软件和知识产权（IP）供应商新思科技（Nasdaq：SNPS）今天宣布推出新型的电路仿真解决方案—— CustomSim™。该解决方案是将目前最优秀的电路仿真技术NanoSim®、HSIM®和XA整合到统一的具有多核处理能力的仿真系统中，对于大型模拟电路和混合信号电路设计，最多能够达到四倍的性能提升。这套解决方案同时将本征设计规则检验的概念引入到模拟/混合信号（AMS）设计领域。而且，CustomSim™也是同期发布的Discovery™ 2009 验证平台的重要组成部分。 随着计算技术、消费品电路与移动应用技术的不断融合，越来越复杂的模拟，数字，大规模存储器电路都被集成到同一颗芯片上。为了验证这些混合信号电路设计，工程师们需要一套整合的电路仿真解决方案来有效地验证不同类别的电路，包括定制的数字电路、模拟电路与存储器电路。而且，这一解决方案还要具有必要的性能和准确度来仿真数字模拟混合设计，如RF收发器、PLL和Sigma Delta转换器。CustomSim解决方案正是满足了这样的需求，它是通过将业界最优秀的仿真引擎与Synopsys’ VCS® 仿真器通过内建的DKI无缝接口完成全片的验证。该解决方案被集成到统一的AMS验证环境中，统一的输入、输出、统一的SPICE模型，统一的波形分析工具，操作简单明了。 “我们高端的CMOS图像传感器设计大量使用了模拟和数字电路，传统的混合仿真解决方案由于功能和性能的限制已经不能满足我们的需求。”Advasense技术公司的R&D副总裁Erez Sperling评价说，“与我们原先的仿真器相比，CustomSim在晶体管级的仿真中将效率提高了十倍，同时，基于DKI无缝接口技术让我们能够快速准确地验证我们的设计并进行仿真，这些在过去都是不可想象的。” 芯片逐渐缩小的几何尺寸以及越来越复杂的功耗管理技术,对于单个晶体管和电路的安全工作范围提出了巨大的挑战和不断增加的诸多限制。有些芯片的电学特性检查需要手工完成，对工作效率带来负面影响。。例如，为了确保某个Block由于悬浮门，直流漏电通路引起的漏功耗不能仅通过动态仿真验证，而CustomSim则提供一整套电路仿真解决方案， 包括静态和动态的本征电路检查，可以快速识别违反设计规则的情况和功耗管理的漏洞，从而提升设计师的效率和信心。” TranSwitch公司混合信号电路设计经理Genady Veytsman评价道：“TranSwitch 公司开发了大量复杂的混合信号半导体器件和IP核，包括HDMI、DisplayPort、Ethernet 1000/100/10和CX4/LX4技术。新思科技的CustomSim是目前市场上唯一整合的晶体管级验证解决方案，能够有效地验证我们设计中所有不同的设计区域。” “CustomSim解决方案整合了我们最优秀的电路仿真技术，是我们电路仿真技术发展中的一个重要的里程碑。”新思科技副总裁兼模拟/混合信号集团总经理Paul Lo表示：“ CustomSim提供一整套全面的AMS验证解决方案，包括先进的设计规则检测、可靠性分析、内核引擎性能等等，使设计师们有足够的信心去面对最严峻的AMS验证挑战。” Discovery 验证平台 Discovery验证平台是一款集成了AMS和功能性验证解决方案，拥有业界最先进的技术，提供高性能的和灵活的包括混合HDL 和AMS模拟、调试、本征电路检查、断言功能、低功耗验证、验证IP、代码和功能覆盖率测试、testbench的自动控制和分析。在SystemVerilog、Verilog、Verilog-AMS、VHDL、SystemC™、OpenVera®语言、 UPF、VMM方法学和相关的VMM 应用等工业标准硬件设计和验证语言的支持下， Discovery平台使验证工程师能够显著地提高工作效率并更快速完成他们的AMS和数字设计。而且，利用Discovery平台能使设计者可以在规定的设计周期内大大提高首次流片的成功率。Discovery是新思科技Software-to-Silicon验证解决方案的一部分，新思科技Software-to-Silicon是业界针对复杂SoC设计的最全面的一整套解决方案，包括嵌入式软件开发、系统验证、 功能性验证和电路仿真软件、硬件、IP、方法学和服务。 http://www.synopsys.com.cn/%e6%96%b0%e6%80%9d%e7%a7%91%e6%8a%80%e5%8f%91%e5%b8%83customsim%e7%bb%9f%e4%b8%80%e7%94%b5%e8%b7%af%e4%bb%bf%e7%9c%9f%e8%a7%a3%e5%86%b3%e6%96%b9%e6%a1%88.html Discovery 2009平台包括新型多核仿真性能、本地设计检测和全面的低功耗验证能力，提供更快的统一的验证解决方案 2009年4月7日，北京－－全球领先的半导体设计与制造的软件和知识产权（IP）供应商新思科技（Nasdaq：SNPS）今天发布了最新一代针对模拟/混合信号（AMS）和数字设计的完整解决方案——Discovery™验证平台。通过在整个平台里采用新型多核仿真技术、本征设计检验和全面的低功耗验证技术， Discovery 2009能够提供前所未有的验证能力。今天推出的多核仿真技术与VCS功能性验证及CustomSim™统一电路仿真解决方案（VCS及CustomSim™是Discovery平台两个关键的组成部分）将能够提供比之前解决方案快达四倍的验证速度。有了Discovery 2009，验证工程师们将能够显著提高工作效率，更快完成AMS和数字设计验证任务。 2008年3月, 新思科技宣布了一份全面的实施多核技术的规划，计划在其验证、实现和制造平台上广泛配置先进的并行、多线程、及其他优化的计算技术，以缩短芯片的研发周期。最新的技术成果就是VCS的多核技术扩展，能够提升两倍效率的验证性能。VCS多核技术，通过由多个处理器内核对仿真、覆盖率、断言、以及调试等操作进行并行的处理，将能消除验证工作的典型瓶颈，例如交互式仿真以及耗时较长的测试用例。新型CustomSim统一电路仿真解决方案整合了最优秀的、高性能的电路仿真技术，并结合具有多核处理能力的高精确度的验证方案，对于大型模拟电路和混合信号电路设计，能够提供多达四倍的性能提升。而对于高性能混合电路仿真，VCS与CustomSim则是通过Direct Kernel Integration接口（DKI）而紧密的融为一体。 Discovery 2009在从RTL到晶体管的多个抽象层次中集成了全面的低功耗验证能力。带有 MVSIM的VCS提供了真正的在最新《低功耗验证方法学手册》里定义的Voltage-Aware 的RTL级和门级的仿真能力、自动断言的功能以及全面的验证覆盖率。CustomSim是通过识别欧姆压降、电子漂移和静态功率泄漏（这些都会影响集成电路的可靠性和性能）的能力，在晶体管级验证复杂的功耗管理设计。新思科技利用新一代的 Discovery平台强化了其在低功耗设计和验证领域的领先者地位。 作为功能验证领域本征设计技术的先行者，新思科技早在2003年就发布了基于SystemVerilog的断言检测。今天， VCS用户可以选择用定制断言，或选择符合OCP、AXI、USB、PCI等标准协议的VCS断言功能 IP 检测他们的设计。随着CustomSim的推出，新思科技正从本征设计检验向AMS验证领域拓展。CustomSim提供一套丰富的静态与动态的基于设计规则的电路检测方法，如下电浮栅电路、电平移位器失调、栅氧化层击穿 和 正向偏压体效应二极管. 基于其高性能和多功能的仿真，CustomSim使工程师 能在流片前快速发现设计错误，避免代价昂贵的晶片重复修改。 “随着片上系统设计复杂性和多样性的提高，更快的、统一的验证解决方案显得尤为重要。”新思科技公司负责产品营销的副总裁 Bijan Kiani表示：“Discovery 2009建立在十几年技术创新的基础之上，提供统一的电路仿真、多核性能、本征设计检测、和全面的低功耗验证功能，从而创造前所未有的性能。因此，Discovery平台提供更高的生产力，使我们的客户实现更快速的验证。 ” Discovery 验证平台 Discovery验证平台是一款集成了AMS和功能验证解决方案，拥有业界最先进的技术，提供高性能的和灵活的包括混合HDL 和AMS仿真、调试、本征设计检测、断言、低功耗验证、验证IP、代码和功能覆盖率、自动化的testbench以及形式分析。因其对工业标准硬件设计和验证语言，包括SystemVerilog、Verilog、Verilog-AMS、VHDL、SystemC™、OpenVera®语言、 UPF、VMM方法学和相关VMM 应用的支持， Discovery平台使验证工程师能够显著地提高工作效率并更快速完成他们的AMS和数字设计。而且，利用Discovery平台能使设计者可以在规定的设计周期内大大提高首次流片的成功率。Discovery是新思科技Software-to-Silicon验证解决方案的一部分，新思科技Software-to-Silicon是业界针对复杂SoC设计的最全面的一整套解决方案，包括嵌入式软件开发、系统验证、 功能性验证和电路仿真软件、硬件、IP、方法学和服务。 http://www.synopsys.com.cn/%e6%96%b0%e6%80%9d%e7%a7%91%e6%8a%80%e5%8f%91%e5%b8%83discovery-2009.html 新技术优化了多核CPU上的验证性能 2009年4月7日，北京－－全球领先的半导体设计与制造的软件和知识产权（IP）供应商新思科技（Nasdaq：SNPS）今天发布了 VCS®功能验证解决方案中的多核技术，VCS®是同期发布的新思科技Discovery™验证平台的一个关键组成部分。VCS多核技术通过对多核CPU处理能力的驾驭，能够把验证性能提升两倍；这项新技术是通过将耗时的计算处理动态地分配至多个内核来突破芯片验证的瓶颈，从而提高验证的速度。VCS多核技术是将并行计算技术与业界领先的Native Testbench (NTB)编译器结合起来，满足大型设计验证工作的性能需求。这一性能的提升可以帮助验证团队很好地应对在日益复杂的设计中所面临的验证挑战，达到首次流片成功效果。 “我们从VCS的创新性优化中不断受益，”AMD公司专业验证中心总监Paul Tobin评价：“当我们的工程师们在设计中集成更多的内核、在设计的性能、功耗和虚拟化之间寻找最佳平衡点的时候，我们的验证团队正是依靠VCS多核技术拥有的高速验证能力来在基于四核AMD Opteron处理器的服务器上来验证这些复杂设计的。” 应用和设计并行性 采用SystemVerilog促使设计者能够利用更多更先进的设计技术，例如约束随机Testbench、断言和覆盖率分析等。新思科技引领着NTB优化工作，通过本征地（natively）编译上述技术，在单核芯片上性能能够提升5倍。采用新型多核技术，VCS解决方案把NTB优化应用到多核CPU上，并行处理整个验证环境，使性能达到最大化。这不仅包括testbench、断言、覆盖率和调试这些验证应用，还包括待测设计（DUT）。设计层面并行性(DLP) 让一个用户能够同时模拟一个核的多个实例（instance）、一个大型设计的多个部分、或者以上两者的结合。应用层面并行性（ALP）可以让设计者在多核上同时运行testbenches、断言、覆盖率和调试功能。DLP和ALP的结合优化了多核CPU上的VCS性能。 “新思科技一直致力于开发创新的优化技术，推动性能的提升。”新思科技高级副总裁兼验证部门总经理Manoj Gandhi表示，“VCS多核技术构建于非常成功的Roadrunner、 Radiant和Native Testbench优化技术，能够应对现代验证工作中快速增长的需求。这一新技术也为新思科技为多核计算平台提供更多创新奠定了一个坚实的基础。” 上市 VCS功能验证解决方案的多核技术目前已经进入Beta阶段，预期将于2009年第三季度进入产品版本。 http://www.synopsys.com.cn/%e6%96%b0%e6%80%9d%e7%a7%91%e6%8a%80vcs%e5%a4%9a%e6%a0%b8%e6%8a%80%e6%9c%af%e4%bd%bf%e9%aa%8c%e8%af%81%e9%80%9f%e5%ba%a6%e6%8f%90%e5%8d%87%e4%b8%a4%e5%80%8d.html Production-Ready设计环境不仅促进了芯片开发并能有效降低项目风险 2009年3月20日，北京－－作为全球领先的半导体设计与制造的软件和知识产权（IP）供应商，新思科技（Nasdaq：SNPS）今天发布了针对芯片设计领域最完整的、高度自动化的设计环境——Lynx设计系统。Lynx 设计系统适合于所有类型的设计团队，它将RTL-to-GDSII 产品验证流程与有效提升设计效率的特性相结合，在促进芯片开发的同时，很大程度上降低了设计过程中新工艺的设计风险。 Lynx的开放架构针对新思科技Galaxy™设计平台的快速、out-of-the-box调度应用进行了优化设计，并且对于结合第三方技术的应用也具有充分的可配置性。由于Lynx系统整合了新思科技及其代工工厂和第三方IP合作伙伴的各种设计经验，通过在预定流程、推荐工具设置、预验证技术参数方面的支持，使Lynx设计系统能够在一周之内完全搭建起来并全速投入运行。 “Lynx满足目前两个紧迫的需求：一是在保证芯片设计质量的同时提高效率； 二是通过系统的设计流程管理来降低设计成本。”新思科技总裁兼首席执行官Aart de Geus表示，“在如今巨大的经济压力面前， Lynx为项目团队和管理团队提供了灵活的即用型监测工具，能够实时监控设计进程并有效缩减时间成本。” ARM全球设计技术总监John Goodenough则表示：“很多年以来，设计公司总是花费大量的内部资源为一个特定的处理或技术节点验证设计流程和程序库。通过与Synopsys的紧密合作，我们致力于提供类似于优选ARM处理器解决方案的foundry-ready的物理IP平台并整合于Lynx系统，从而解决这个问题。这将使设计公司在保证设计选择性与性能的前提下有效缩短产品上市时间。” Lynx设计系统由四个关键部件组成： Full-chip 生产流程 Foundry-Ready系统 运行时间管理器 管理控制室 Full-chip 生产流程 Lynx设计系统特点在于整合了一套灵活的、完全集成的RTL-to-GDSII设计流程，而且这套设计流程是经过了上百家设计公司最终流片验证的。Lynx还包含了最新的针对实现65纳米和40纳米设计的，各种包括严格的低功耗设计技术在内的方法论，例如MCMM、SRPG和DVFS，这样能够使芯片设计团队在进行大型复杂的工程时，同时进行不同层次的设计工作。Lynx能够自动实现流程配置和执行，以提升设计团队的工作效率。Lynx嵌入了来自于ARM-Synopsys实现参考方法论(iRM)中最优秀的设计经验，并采用了优化的ARM物理IP。iRM精简了设计人员的设计流程，采用经过ARM和Synopsys验证过的完整方案，可以将ARM 处理器嵌入到所选定的设计节点，从而获得杰出的性能参数和能耗参数。 “Lynx的预测试的流程能够将引入的新工艺风险降到最低，使我们的工程师能够专注于完成设计。”世界最具创新精神的助听器生产商之一Oticon A/S 公司的产品开发-团队平台总监Mogens Balsby评价：“Lynx特别易于安装，这让我们印象深刻。其全面性也使其成为最为经济的方法，让我们能够快速行动，把项目启动起来。” Foundry-Ready系统 设计团队所面临的挑战之一就是如何鉴别来自多方面的技术数据和IP。Lynx还具有Foundry-Ready系统，通过预验证流程中所具备的技术文件和程序库，设计人员就能够启动一个芯片设计项目。同时，硬核IP检验器使工程师可以通过对即将采用的IP实施独立测试或与其他设计IP的交互操作测试，使设计进程加速推进。针对不同代工工厂的工艺及库文件，设计人员可以对Foundry-Ready进行设置的调整，通过对特定工艺参数的检验以及典型缺省参数的设置，例如影响到芯片生产的因素——金属填充密度、片上时序偏差等，这些特性保证了芯片从设计环节到生产环节中产品性能参数的一致性。 运行时间管理器 Lynx设计系统还包含一个运行时间管理器，可自动进行配置并执行设计流程，以提升设计团队的工作效率。运行时间管理器是一个基于图形用户界面的应用，能够很容易实现设计流程参数的创建与确认，以及通过下拉式菜单界面来修改流程。利用时间管理器，设计师可以通过每一设计步骤的运行报告以及更容易调试前后流程中所存在问题的能力，可以在设计进程中同时监控一个或多个设计模块的运行。运行时间管理器还可以用于批次模式，使一个模块或整个芯片的构建完全自动化。 管理控制室 Lynx设计系统的另一个关键性能是提供了独特的设计工程状态可视界面。Lynx的管理控制室为设计者提供了基于浏览器的设计工具，可以直接访问设计进程当中Lynx自动获取的重要项目数据；同时也提供基于图形用户界面的设计工具，帮助客户根据特定目标生成基于目前设计状态的特定报告。在模块和芯片级，设计者可以对与设计特性（如时序、应用、时滞、漏电和故障检测范围）和系统资源(如运行时间、CPU和存储器使用)相关的50多个参数进行追踪，并且用户也可以在流程中添加自己设定的测试参数。而且，设计者也可以在任何网络浏览器中直接访问关键项目统计数据和相关运行趋势数据，这不仅有助于各级管理者更好地在所有设计层次上预测设计完成的时间，还能够在项目过程中更好地基于数据做出决策，更合理更充分地利用人力和计算资源。 “Lynx 所具有的自动化和并行性帮助我们物理层设计工程师们在设计流程中快速获得他们所需的设计模块。”Wipro技术公司的首席顾问Sujeeth Joseph评价，“基于GUI的运行时间管理器还使设计流程中的监控和调试变得更加容易。另外，在设计工作开始的时候就能够拥有预测试的程序库和工艺数据，对于加快进程、减少风险帮助很大。” 新思科技的Lynx设计系统目前已上市。 http://www.synopsys.com.cn/lynx.html 日期及地点： 日期：2009年3月26日（星期四） 地址：国家集成电路设计 成都产业化基地 日程安排： 时间 内容 讲演者 13:00-13:30 签到 13:30-13:40 欢迎致辞 Jimmy Chen—SBG Asia Product Director 13:40-14:15 Confirma原型验证系统概述 Jimmy Chen—SBG Asia Product Director 14:15-15:15 HAPS演示和HAPS设计流程介绍 Leo Zhang—Sr.AC 15:15-15:30 休息 15:30-16:30 FPGA设计流程即综合调试工具介绍 Leo Zhang—Sr.AC 16:30-17:15 ESL设计工具概述 Leo Zhang—Sr.AC 17:15-17:30 问答及抽奖 联系方式： 联系人：张慧敏小姐 邮件：hmzhang@synopsys.com 电话：010-5986 0653 传真：010-5986 0610 http://www.synopsys.com.cn/asic.html 介绍UPF和低功耗前端流程 此次为期一天的专题研讨会将向与会者介绍统一功耗设计描述语言（UPF），以及如何在采用了先进低功耗设计的方案中规划、验证和实现功耗设计意图。本次专题研讨会将讨论通过采用UPF来描述功率设计意图，以执行多电压/关断电源设计方案的功能验证、综合以及静态验证的方法。研讨会将包括一些实际动手的练习以验证在一项实际设计方案中应用UPF的案例。 请注意：本研讨会旨在让与会者了解UPF运用。与会者可以获得有关如何通过采用UPF来运用先进低功耗设计技巧的应用知识，而且能够认识到使用这些技巧在实现和验证过程中的意义。 参加人员： 那些想要了解UPF语言以及UPF如何应用于先进低功耗设计的前端验证以及实现的设计、验证和CAD工程师或技术经理。 北京办事处 上海办事处 深圳产业化基地 2009年3月31日 9:30am-5:30pm 2009年3月30日 9:30am-5:30pm 2009年3月31日 9:30am-5:30pm   报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711 报名联系人：仲蔚 邮件：weiz@synopsys.com 电话：021-2307 2297 地址：长宁区长宁路1027号兆丰广场16层 报名联系人：王懿 邮件：jojowang@synopsys.com 电话：0755-8251 9830 地址：深圳高新区中区科技中二路软件园四栋六楼东 http://www.synopsys.com.cn/eclypse.html 物理层算法的设计及验证 概述 3GPP LTE（长期演进）已经成为未来移动通信系统的事实标准。此一新标准目前也被称为4G，其特征体现在高数据率和低延迟，并采用了基于分组的协议。倘若欧洲、美国和亚洲都采用3G LTE，它也将成为第一个真正意义上的全球统一的标准。2008年12月11日，Release 8已经定名为LTE的最终功能规格。 与会者将了解到3G LTE标准的Release 8内所确定的LTE物理层调制和编码方案。研讨会将对对多项核心物理层技术进行展示，如OFDM、SC-FDMA和MIMO及其在LTE内的应用。 本次研讨会采用报告和演示相结合的形式，主要特色体现在采用Synopsys的System Studio和Steepest Accent的LTE物理层模型库来举例说明所展示的各项概念。 本次由Synopsys和Steepest Accent联合举办的研讨会可免费参加，但与会者需要预先登记。 参加人员 本研讨会适合所有希望了解3GPP LTE系统物理层所涉及的技术和制程的所有工程设计、技术营销以及技术管理人员。 预备知识 本研讨会经过精心设计，旨在向广大的工程技术及项目管理人员深入浅出地展示与无线移动系统物理层算法有较多关联的复杂数学理论。为了更好的从此次研讨会获益，建议与会者掌握以下知识： DSP的基本原理 数字通信系统的基本知识 学士水准的数学知识 日程安排 Time Topic 08:30 - 09:00 Welcome and Registration 09:00 - 09:30 Introduction to 3GPP LTE 09:30 - 10:30 OFDM Overview 10:30 - 10:45 Coffee Break 10:45 - 11:15 MIMO Overview 11:15 - 11:45 LTE Physical Resources 11:45 - 12:45 OFDM Practical Demonstration 12:45 - 13:45 Lunch 13:45 - 15:00 LTE Downlink 15:00 - 15:15 Coffee Break 15:15 - 16:15 LTE Uplink 16:15 ... http://www.synopsys.com.cn/3gpp-lte%e9%95%bf%e6%9c%9f%e6%bc%94%e8%bf%9b%e7%ae%80%e4%bb%8b.html - UPF和低功耗后端流程 本次为期一天的专题讲座将介绍统一功耗设计描述语言(UPF)，以及如何在采用了先进低功耗设计技术的设计方案进行物理实现时运用UPF。 本次讲座内容包括使用UPF来确定功率设计意图，如何在floorplan时考虑多电压和断电模式，自动完成电源网络的综合和分析，单元的布局，时钟树综合以及全芯片的布线，以及Sign-off分析的方法。Sign-off分析包括了并发时序和功率分析以及最终门电路静态校验。 本次专题讲座将包括一些实际动手的试验，帮助大家在Synopsys后端工具IC Compiler中使用UPF完成一个真正low power的设计。 具体的时间安排如下： Schedule Title 09:30 - 10:45 Overview, Intro to UPF and Methodology 10:45 - 11:15 Backend Design Initialization 11:15 - 11:30 Break 11:30 - 12:30 PNS/PNA 12:30 – 13:30 Lab & Lunch 13:30 - 14:30 Placement, CTS, and Routing 14:30 - 15:00 Lab 15:00 - 16:00 Signoff STA, Power, and Static Checking 16:00 - 17:00 Lab 目标听众：应用先进低功耗设计技术进行后端物理实现以及Sign-off的设计、验证及负责CAD的技术经理或工程师。 北京办事处 上海办事处 2009年3月11日 9:30am-5:00pm 2009年3月9日 9:30am-5:00pm   报名联系人：戴景雯 邮件：jwdai@synopsys.com 电话：010-5986 0651 地址：海淀区科学院南路2号融科资讯中心A座7层711 联系人：仲蔚 邮件：weiz@synopsys.com 电话：021-2307 2297 地址：长宁区长宁路1027号兆丰广场16层 http://www.synopsys.com.cn/eclypse-low-power-solution-seminars.html