• 首页
• 产品及解决方案
  • Galaxy Design Platform
  • Design Ware IP
  • Discovery Verification Platform
  • Design for Manufacturing
  • Professional Services
  • System-level Design&Analysis
• 专业服务
  • 成功案例
• 支持中心及培训
  • 培训日程
  • 常用链接
  • SolvNet的注册和使用
• 信息中心
  • SNUG
  • Good Chip Series
  • White Paper

Full Chip Transistor-Level Post-layout simulation and Power analysis in Soc Design

• SNUG

• 

• White Paper

• 

• Good Chip Series

• 

Copyright © 2010 新思科技     京ICP备09052939号

人才招聘 | 关于我们 | 联系我们 | Synopsys全球