Browse > Home / 信息中心 / White Paper / USB设计、集成解决之道

USB设计、集成解决之道


摘要

当前，通用串行总线（USB）在选择IP方案时要涉及许多不同类型应用的接口，其中也包括了便携式消费类产品。因此，功耗和小巧外形系数就成为了关键的考虑因素。SoC设计人员必须考虑到先进工艺制程带来的新要求，特别是在USB PHY方面。本文对这些问题的解决方法进行了深入描述，并列举了Synopsys提供的USB IP选择方案。
作为有史以来最为成功的连接标准，USB的应用范围已经超出PC与PC外设的连接，拓展到了与闪存存储器、数据影像、音频和视频、无线、汽车，如今还在移动电话领域呈现出迅猛增长的趋势。

USB标准的不断增强也有助于为此增长提供动力，这些增强包括了PictBridge规格的制订，此规格支持打印机与数码相机之间的直接连接，而On-the-Go标准让产品能够作为（外设）主设备或从设备来运行。

从1995年推出USB 1.1标准，到引入认证无线USB标准，Synopsys一直通过及时推出广泛适用的IP解决方案来支持各类USB标准。由于Synopsys在芯片实施和芯片测试中做出了大量的投资，所以经常能够第一批通过USB应用者论坛（USB-IF）来验证和认证新型USB IP产品。

USB设计问题综述

目前，各种涉及到消费类产品的问题正构成设计界面对的许多重大USB难题。这些问题中最为重要的就是耗电量和小尺寸问题。而且，由于USB标志符合能力以及互操作性对于任何应用均很重要，所以对于消费类应用也具有特别关键的意义，因为消费类应用中一旦出现兼容性故障，就会导致技术支持费用上升并丧失市场机会。

消费类应用中另一个极为关键的要素就是成本，而综合成本的测算也十分复杂。除了要考虑初期IP成本以外，设计人员还需要考虑到IP的实施成本（芯片外壳面积以及芯片良品率）以及设计引入（designin）成本。

为了最大程度地降低设计加入成本，核心部分应当具有足够的灵活性，能够满足立刻进行设计的需要，并适于在未来产品上很容易地实现复用。如果IP具有足够的灵活性，就能节省第一次设计的实施时间，并能通过适应后续设计不断演进的需要而进一步节省时间和投资。

另外需要牢记的一点是，USB已经实现了标准化，但标准本身并不是实施技术规格。IP的设计和集成必须能够实现综合系统性能最大化。例如，在采用高速USB 2.0标准时，通过核心体现出来的性能必须得到充分发挥，达到接口的全部带宽。否则，就有必要采用微控制器来处理USB事务。

不言而喻，第一流的代工厂必须能够提供PHY解决方案。在代工厂的能力范围内，PHY的设计必须能够提供相对于USB规格的最大性能裕量，从而让设计方案达到高良品率并且低本高效。再强调一次，良品率有着至关重要的意义。在某些细分市场，芯片ASP价格不足1美元，所以，运用USB IP达到最高良品率的能力就可能意味着产品成功和失败之间的分界线。

Synopsys的DesignWare® USB IP在设计时就以解决这些设计难题为已任，为您的成功提供一条低风险的实现途径。Synopsys的完整USB IP解决方案包括了USB PHY、USB验证IP，以及各类数字核心，用于实现高速USB On-the-Go (OTG)、设备、内嵌主设备、以及无线USB功能。

制造领域的问题

制程几何尺寸的不断缩小会给USB接口的数字电路部分带来明显的好处，但尺寸缩小给USB PHY带来的好处则并不大。缩小至90 nm技术节点，用于实施模拟电路的I/O晶体管制程选择方案就已经采用了3.3V的厚氧化膜器件。但是，在65 nm和45 nm制程，甚至在一些90 nm制程中，可用的厚氧化膜器件电压不超过2.5 V。而真正从45 nm开始，一些要求的厚氧化膜晶体管制程可选方案已经不超过1.8V。

这些变化给PHY带来了什么样的影响呢？我们可以通过观察晶体管横截面图清楚地认识到这个问题。随着器件的缩小，晶体管的栅极也变得更窄。这种不断变小的栅极宽度以及随着沟道变窄给漏极/源极电压带来的问题，使得保持3.3V这类传统的I/O电压变得较为困难。

更为重要的是，这种狭窄的栅极允许电子在很小的干扰下通过，从源极流到了漏极，这种效应称为热载流子注入（HCI）。这种效应趋向于在电压过高时快速击穿源极与漏极之间的垫垒区。而通常情况，高于设计电压10%以上的电压就可以算得上过高了。

而问题在于，USB规格要求在发射（TX）线路与接收（RX）线路之间达到3.3V的电压。TX发出信号必须达到最小2.8V的VOH，而RX接收的信号最大能够达到3.63V的VIH。而其它信号（DP/DM和VBUS）可以接收高达5.25V的信号。

虽然可以对2.5V厚氧化膜器件的I/O电路进行过驱动以达到所要求的电压值，但是，如果没有采用正确设计的2.5V或1.8V PHY，在这些电压水平下运行会导致器件使用寿命明显缩短。因此，这种产品就会出现可靠性问题以及实际使用中的故障。

由于必须在较小的技术制程节点支持USB PHY，因此其根本要点在于采用在充分满足USB 2.0规格的同时能够保持长期可靠性的USB PHY。其解决方案就是采用三种供电域的新型USB PHY架构：

  • 0.9至1.2V用于数字电路和低压模拟电路
  • 2.5V用于向模拟电路供
  • 3.3V用于向那些处理较高电压级的USB PHY I/O电路供电

Synopsys开发了这种新体系架构并通过数千小时的可靠性仿真试验进行了验证，确认了接受试验的所有器件均未出现承受不住过大电压的现象。这个结果表明，这是一种既满足了USB标准也满足了代工厂对于长期可靠性规则的要求的USB PHY方案。更多采用2.5V器件所带来的其它好处还包括：耗电量更低，占用面积更小。Synopsys最新一代USB 2.0 PHY系列——DesignWare USB 2.0 nanoPHY——就采用了这种方法。此系列目前已推出了130 nm、90 nm、65 nm和45 nm制程产品。

USB“分散集成”方法

另一种用于解决I/O电压问题的方法是，通过将PHY从包含数字电路的SoC芯片中分离出来，避免电压问题的出现。PHY可以在提供了适当电压的单独芯片内实现。

这种“分散集成（dis-integration）”方案也用于解决另一项难题——转向更小制程几何尺寸所带来的费用增加现象。实际上，这种方案能够解决一系列的问题：

  • 要求加入高速USB的产品数量不断增多；
  • 产品开发时间不断缩短
  • 在特定较小制程几何尺寸下，不一定总是有适用或经过验证的USB PHY IP；
  • 低引脚数量接口的测试时间缩短
  • 产品公司有可能没有资源来将控制器和PHY集成到单一采用顶尖制程的芯片中。

在这种“分散集成”方法中，USB控制器与数字逻辑电路集成到一个采用65nm以下制程的CMOS芯片中，而PHY与另一个模块电路集成到一个采用较大几何尺寸制程的一个单独芯片内。例如，一个单独的电源管理芯片就是用于集成PHY的极佳选择对象。无论涉及到哪些芯片，这些芯片均可以结合到单个印刷电路板上，或采用芯片间连线结合到单个多芯片模块（MCM）内。

“分散集成”方法依靠一种相对较新的USB标准，这种标准称为UTMI+低引脚接口（ULPI），用于连接USB控制器和PHY。正如行业标准的UMTMI+接口用于连接同一芯片内的这些功能一样，ULPI用于在2个不同芯片间连接这些功能。ULPI能够将接口引脚数量从40个左右减少到8－12个。

传统的USB ASIC体系架构

ULPI标准除了让控制器/PHY“分散集成”方法得以实现以外，还推动了采用独立ULPI PHY芯片来进行早期原型设计，乃至用于小批量生产。Synopsys提供了USB控制器和PHY的ULPI版本，而本文中的DesignWareUSB OTG核心章节提供了更多运用ULPI的方法。

高速InterChip USB

作为一种较新的USB接口，高速InterChip USB（HSIC）正在成为与上文所述控制器/PHY分离方式不同的另一种“分散集成”方法的基础。HSIC USB不是用于支持USB本身的“分散集成”，而是更容易地将其它原先分隔在多个芯片内的其它功能互连起来。此标准充分发挥了现有USB基础设施的可用性和知识，能够在同一印刷电路板或在同一多芯片模块内的各芯片之间达成互连。

除了“分散集成”概念以外，HSIC USB还提供了一种简易的方法，能够将许多种不同类型的功能连接到同一个系统内。由于USB接口已经广泛地应用在PC机内，一种较好的方法是成为其它协议的标准接口，例如WiFi、Bluetooth、闪存读卡器以及其它设备。例如，HSIC USB可以用于在尺寸小巧的PC机或智能手机内连接内嵌式的网络摄像头或闪存读卡器。

这一标准能够让USB协议用于各芯片之间的信息交流，而无需采用传统的USB电缆和插头。HSIC还能够绕开PHY所面临的最大难题，让接口从总体上成为数字电路式接口。

HSIC支持很高的数据传输速率，所以可以通过提供USB PHY实现来达成芯片间互连，并同时避免采用PHY内所使用的电缆和模拟部件。这种标准可以运行在较低的CMOS电平下，而且接口相当简单——只有2根导线。这一标准还能通过避免采用模拟元器件而节省功耗、最大程度地降低成本，并有助于降低风险。HSIC将于2008年开始应用于设计领域。

供电难题

USB IP以及几乎其它所有IP所面临的最大设计难题之一就是降低功耗。由电池供电的产品已经构成了USB 2.0市场中增长最为迅速的部分。此类应用要求工作功率很低，更为重要的是，要求最小的待机（泄漏）功率。

要同时降低工作功率和泄漏功率，可采用许多设计方法，而Synopsys一直在利用这些方法来降低USB2.0 nanoPHY的工作功耗——已经降到了传统USB 2.0 PHY功耗的一半左右，而且将泄漏电流控制在了极低的水平。

在低功耗设计方案中采用整体考虑的方法可以同时降低PHY数字模块和模拟模块的功率要求。通过重新设计核心的PLL/DLL体系架构，取消了对复杂的高频率时钟电路的需要，大幅度降低了功率。新型发送体系架构也进一步降低了工作功耗。例如，在一项采用台积电（TSMC）65LP制程的实施案例中，DesignWare USB 2.0 nanoPHY在高速（HS）发送模式下的耗电量小于75 mW，并达到了只有3 uA的极小泄漏电流。

另外值得注意的是，这种体系架构的改变大大地缩小了DesignWare USB 2.0 nanoPHY的占用面积。就像功耗方面一样，根据所采用的技术，Synopsys将DesignWare USB 2.0 nanoPHY的占用面积也缩小到其它当代USB 2.0 PHY IP的一半左右。与其它许多混合信号设计方式不同，DesignWare USB 2.0 nanoPHY的占用面积数字模块能够随着制程几何尺寸的缩小而缩放，从而缩小了总体占用面积。

尽管在功耗和占用面积上均大幅度减小，但DesignWare USB 2.0 nanoPHY仍然提供了优异的性能。这项IP甚至提供了一些可供调解的特性，有助于解决移植到尺寸更小的较不成熟制程几何尺寸时出现的变动问题，如65 nm和45 nm，这样有可能导致与USB规格相比并不十分理想的PHY性能。例如，代工厂制程模式与实际芯片之间的不匹配有可能导致HS眼形图内发送幅值较低。此外，封闭尺寸以及电路板寄生参数高于预期值的现象也有可能导致HS USB信号的上升/下降速度较慢。

在需要让眼形图更接近于理想状态时，这项可细调特色可以实现对PHY的上升/下降用时和转换幅值的改变。这些改变是通过对控制寄存器内保存用于特定细调参数的一些位的调整实现的。这种可细调性的好处是不需要进行成本高昂、费时长久并存在潜在风险的金属掩膜进行调整。

USB On-the-Go

为了最大程度地减少USB的功耗，整个USB核心需要实现在DesignWare USB 2.0 nanoPHY中所采用的各种功耗节省策略。Synopsys已经在DesignWare®高速USB 2.0 On-the-Go控制器（HS OTG）核心中实现了这些策略以及其它能够理想地适用于电池供电应用的策略。

HS OTG核心中门电路的数量已控制到最少水平（同行业最低），而且能够在低功耗的情况下提供了大量的通用性。实际上，其功率特色可以根据各种不同的配置而进行优化。

HS OTG核心还能提供多种接口选项，包括适用于分立元件使用的ULPI以及适用于集成的UTMI+。只需很小的占用面积，芯片制造厂商就可将HS OTG核心集成到SoC芯片内，而且让客户来做出USB连接决策。采用ULPI时，客户可以在电路板层面上决定是否想要提供USB，而芯片制造厂商可以节约有可能不需要的PHY集成所占用的面积和成本。正如上文所述，在客户转入到一些没有集成PHY选项的先进制程时，会经常应用这一选择权。

对于那些确定需要PHY的SoC来说，HS OTG核心的UTMI+接口能够实现最低成本下的PHY集成。而这种双接口能力还可以实现一种故障安全保护策略，这种策略可以在集成在系统中的UTMI+PHY发生任何问题时，在电路板层面上添加外部ULPI PHY。应用这种策略后，芯片制造厂商就可以在制程上采用未经验证的技术节点而无需担忧会发生重新设计或抛弃芯片设计方案的后果。请注意，若要应用这一策略，必须在HSOTG核心的coreConsultant配置中将2种接口全部启用（Synopsys coreConsultant是一个提供了图形或命令环境的工具，用于引导用户完成核心的集成、配置、验证和实现）。

而全速On-the-Go收发器接口提供了一种适于那些并不需要高速吞吐量的用户使用的低成本选择方案。这个核心可以针对全速On-the-Go或甚至USB 1.1设备模式进行配置，以应用于全速/低速数据流量。系统制造厂商可以使用类似的较为便宜的USB1.1收发器。这种高度灵活的核心专为在各种采用coreConsultant工具的设计方案间重复使用而设计。每一次生成RTL后，均会针对门电路数量进行最优化，以最大程度地减少面积和功耗。其结果是，这种核心可以应用于从便携MP3播放器至PC机打印机的各类应用范围内。而且，在用户想要去除FS接口时，可以将此软件重复应用于处于同一控制器上的高速USB 2.0设计方案。

在ARM®设计方案中应用此核心尤为容易，因为HS OTG控制器可以直接插入并连接到 AHB™。AHB子系统包括了FIFO控制逻辑电路，但不包括FIFO存储器。因此，FIFO可以使用共享系统存储器来优化存储器的利用并减少或消除芯片内加入存储器的需要。

此IP的多通道DMA控制器能够让USB核心在无需微处理器干预的情况下控制与存储器间来往的数据传输。DMA控制器还支持在主机存储器内实现的基于描述符的存储器结构，每个端点可采用1个描述符。DMA设计用于USB的分组数据传输，因此不会因ISO传输而产生中断；每个端点均拥有一个专用的轮询要求位，用于启动DMA传输。DMA增强型控制器将于2008年第1季度供应。

Synopsys DesignWare HS OTG控制器内包括了Linux驱动程序，可让用户在同一软件基础上进行标准化，以同时适用于高速和全速应用。此外，用户可以在与客户平台进行对接时获得对于开源类驱动程序的调用权。DesignWare USB HS OTG核心已经通过来Synopsys以及其它厂家的多种PHY的认证，并已经应用于数十项设计方案中。

处理更多设备

那些在工作中涉及到数十个USB外设的系统需要获得更强的支持，以及一个标准的USB 2.0主设备，特别是一个以增强型主设备控制器接口（EHCI）标准为基础的此类主设备。DesignWare高速USB 2.0 EHCI主设备支持1-16个USB商品，用于同时处理数十个USB外设。此主设备兼容各种操作系统，诸如支持EHCI主设备控制器的Windows XP和Vista。Core Consultant工具能够自动定制一些参数，诸如端口的数量，从而让集成快速完成而较少进行重新验证。此方案还支持各种标准接口的快速集成，包括AHB、ULPI和
UTMI+。在软件方面，所拥有的USB驱动器接口（USBDI） API兼容性可以使用开源Linux类驱动程序于各类设备上，例如大容量存储设备、打印机、输入设备以及扫描仪。

除了提供更为容易的集成以外，EHCI主设备还提供了真正的增强型USB支持能力，可以让多种设备获得最大的吞吐量。DMA能够无需在每个microFrame时中断微处理器的运行，即增强来自多个设备的高速传输性能。而随着媒体文件的不断增大，USB也需要在快速传输数据时提供更高的工作效率。

现在就取消导线

无线USB采用了一种对最终用户无缝以及对于SoC集成商很容易的方式，能够充分发挥出USB基础设施的优势，但需要通过正确的IP实现。无线USB采用了一种超宽带（UWB）无线平台，这种平台可以采用多种协议，其中无线USB是一种优选方案。这种USB标准目前推出了1.0版本，而且USB-IF正在开发一项符合性计划。这种协议适应层（PAL）能够让其它协议也使用UWB无线，且让无线USB成为首选的部署协议。

除了拥有广泛的基础设施这一优点以外，无线USB在设计上还提供了比蓝牙或WiFi更低的每兆比特传输数据功耗。实际上，无线USB所使用的功率仅为蓝牙功率的1/10左右，WiFi的1/20左右。此外，无线USB在480 Mbps带宽下仅需要1个天线，而802.11g WiFi需要多个天线。无线USB很明显成为了那些在3米距离提供480 Mbps和在10米距离上提供110 Mbps信号速率的个人局域网络的优选方案。而有效吞吐量将为信号速度的约75%。

这些特点使无线USB十分用于在机顶盒与电视机之间传输视频和音频内容。无线USB提供了足够的带宽，可以支持多个要求提供12 Mbps带宽的高清晰度（HD）数据流。这种连接在USB类驱动程序规格下支持现有的数据传输内容保护（DTCP）协议以实现内容保护。

Synopsys为这些应用提供了必需的IP，包括无线USB设备控制器以及其它同时用作主设备和设备的控制器，并采用独立的连接。这种设备控制器专为各类移动应用而设计，如手机、MP3播放器以及数码相机等。这种IP的低功率架构（包括双功率轨）能够延长便携式应用的电池使用时间，而且通过在固件上实现更多的特色让门电路数量控制到最低水平。固件可以提供改变芯片制造再加入特色集的能力。与此同时，设备控制器核心具有很高的可配置度，广泛适用于各种移动、家用和办公室产品，包括各类打印机和游戏机。这种可配置性甚至延伸到了芯片制成后的特色添加领域以及错误纠正领域，充分利用了此核心固件可编程设计的优点。因此用户可以纠正芯片制成后的一些错误——无论是与功能有关，还是与兼容性有关。这种灵活性对于实现最后阶段的控制器变更来说十分关键，并让出片继续进行，而无需承担金属掩膜变更的成本和风险。

在单一体系架构中，无线USB IP包括了无线USB设备、双功能设备（DRD）以及无线主设备控制器接口（WHCI）主设备。此IP还包括了一个WiMedia MAC/PHY接口，用于为多家PHY供应商提供支持。

正如其它的Synopsys USB IP一样，无线USB核心满足当前在SoC层面和系统层面的要求，包括低功耗以及控制器和PHY的“分散集成”。Synopsys的无线USB IP正在定期与多个第三方无线方案进行兼容性测试，并针对各种类型的无线USB IP与Synposys第三方PHY的兼容性进行了测试。

总而言之，Dataquest（2007年6月）数据显示，Synopsysy已经连续第6年成为USB IP领域的世界级领先者，并为业界提供了最广泛的USB IP，同时覆盖了有线和无线USB应用。通过与各大代工厂的密切合作，Synopsys提供了经过芯片生产验证的IP，这些IP能够在大批量生产中获得优异的良品率，并提供了许多能够简化集成的特色，从而降低设计附加成本。而设计人员已经利用USB IP、数据控制器和混合信号PHY IP核心的完整组合，成功地完成了300多项具有USB功能的设计方案，这些设计方案已经发运了估计5亿个生产单元。