Browse > Home / 产品及解决方案 / Galaxy Design Platform / RTL Synthesis / DFT MAX

DFT MAX


DFT MAX (一次通过的测试压缩综合)

概述

DFT Compiler MAX是下一代的可测试性设计（DFT）综合解决方案，它提供了一次通过的测试数据容量压缩能力，解决了在130纳米、90纳米以及更小尺寸制造技术中所出现的设计和测试的挑战。

这类深亚微米（DSM）设计带来了新的故障类型，而这些故障类型是传统的Stuck-at测试技术所无法检测出来的。这些故障类型只能采用在速测试技术（at-speed）和桥接测试技术来检测，而这类测试导致测试向量的数量更多，从而导致较高的测试成本。

DFT Compiler MAX提供了直接方便的10-50倍的测试数据量压缩能力，从而让DSM测试达成很高的故障覆盖率，而不影响测试成本。它采用的独有自适应性扫描技术生成了一种高效的扫描架构，从而达到了最短的测试时间和最小的电路面积代价内实现测试压缩。DFT Compiler MAX提供了综合全面而又功能强大的测试设计规则检测（DRC）功能，包含了扫描、边界扫描、测试压缩综合、集成和验证功能。它能够透明地集成到Synopsys的Design Compiler产品和整个Galaxy设计实现平台中，从而实现最佳的设计时序收敛，并消除了在设计和测试实施中进行代价高昂的迭代流程。它透明支持所有TetraMAX和TetraMAX DSM自动测试向量生成（ATPG）故障模型，提供了与传统扫描方法相同的高质量的测试向量和高精确度的故障诊断。

DFT Compiler MAX为Stuck-at和在速测试两类测试技术都提供了优质的测试压缩能力，从而在不额外增加测试成本和设计工作量的情况下，达成更高质量的测试结果。

关键优点

■ 10－50倍的测试时间和测试向量压缩
■ 与传统扫描相同的高测试覆盖率和易用性
■ 对设计时序没有影响
■ 对物理设计没有影响
■ 在130纳米、90纳米及以下尺寸的设计中能够达到更高的测试质量

DFT Compiler MAX的特色

■ 自适应扫描技术提供了10－50倍的测试时间和测试向量压缩
■ 一次通过的测试压缩综合技术提供了最为方便的设计实现流程
■ 与Galaxy平台的集成，可以同时对面积、功耗、时序、物理设计和测试限制条件进行优化
■ 在寄存器传输级（RTL）和门级电路进行完备的测试DRC分析检查
■ 支持层次式扫描综合设计
■ 边界扫描综合,1149.1边界扫描 标准进行的规则检查
■ 与TetraMAX ATPG的完美集成

自适应扫描技术提供了10－50倍的测试时间和测试向量压缩

随着制造技术向130纳米及以下尺寸的转移，出现了许多与时序相关的制造缺陷，而这些缺陷是采用stuck-at测试技术所无法检测出来的。这样就要求提供额外的测试技术，这些技术以延时故障模型为目标，例如传输延时和路径延时，但采用这种方式会导致测试向量增加甚至达到以前制造技术下测试向量的5倍，从而大幅增加了测试时间和测试数据量。

为了不用在测试时间与产品质量之间进行妥协，要就强制性地要求采用测试压缩技术。这种方式为附加的实时和桥接测试提供了空间并支持现有的测试预算。Synopsys的DFT Compiler MAX采用了创新性的“自适应扫描”技术，它在设计综合领域提供了10－50倍的测试压缩效果（见图1），避免在设计性能、测试质量和芯片尺寸之间做出妥协。

自适应扫描技术是一种与传统扫描相类似的技术，但在芯片扫描引脚与数量众多的内部扫描链之间插入了一个组合逻辑的压缩与解压缩结构。解压缩后的扫描输入数值传入到自适应扫描模块中，而这些模块将这些数值与内部扫描链从内部关联起来。为了让测试覆盖率最大化，这种关联能够适应ATPG（自动测试模式生成）的需求，在扫描单元内提供所要求的数值，所以得到了“自适应扫描”的名称。自适应扫描优化的传统的扫描链，将其分成较小的扫描链，从而节约了测试时间，而且自适应扫描模式和输出压缩器又同时显著减少了全面测试芯片所需要的测试数据量。它降低了对ATE（自动测试设备）内存的要求，并为130纳米以下制程尺寸所需要的DSM测试模式留出了空间。这一解决方案属于Galaxy设计实现平台的一个组成部分，并具有非常低的面积开销，而且用一次通过的单条综合指令就可达到与传统扫描完全相同的极高的故障覆盖率。